WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002077826) SYSTEME ET PROCEDE DE PROTECTION DE MEMOIRE POUR ARCHITECTURE D'ORDINATEUR SUR RESEAUX A LARGE BANDE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/077826    N° de la demande internationale :    PCT/JP2002/002606
Date de publication : 03.10.2002 Date de dépôt international : 19.03.2002
Demande présentée en vertu du Chapitre 2 :    26.07.2002    
CIB :
G06F 12/14 (2006.01)
Déposants : SONY COMPUTER ENTERTAINMENT INC. [JP/JP]; 2-6-21, Minami-Aoyama Minato-ku, Tokyo 107-0052 (JP)
Inventeurs : SUZUOKI, Masakazu; (JP).
YAMAZAKI, Takeshi; (US)
Mandataire : SUZUKI, Seigoh; Shiba NK Bldg. 4th Floor 22-7, Shiba 3-chome Minato-ku, Tokyo 105-0014 (JP)
Données relatives à la priorité :
09/816,020 22.03.2001 US
Titre (EN) MEMORY PROTECTION SYSTEM AND METHOD FOR COMPUTER ARCHITECTURE FOR BROADBAND NETWORKS
(FR) SYSTEME ET PROCEDE DE PROTECTION DE MEMOIRE POUR ARCHITECTURE D'ORDINATEUR SUR RESEAUX A LARGE BANDE
Abrégé : front page image
(EN)A computer architecture and programming model for high speed processing over broadband networks are provided. The architecture employs a consistent modular structure, a common computing module and uniform software cells. The common computing module includes a control processor, a plurality of processing units, a plurality of local memories from which the processing units process programs, a direct memory access controller and a shared main memory. A synchronized system and method for the coordinated reading and writing of data to and from the shared main memory by the processing units also are provided. A hardware sandbox structure is provided for security against the corruption of data among the programs being processed by the processing units.
(FR)La présente invention concerne une architecture d'ordinateur et un modèle de programmation pour un traitement à haute vitesse sur des réseaux à large bande. Cette architecture met en oeuvre une structure modulaire régulière, un module de calcul courant et des cellules de logiciel uniformes. Ledit module de calcul courant comprend un processeur de commande, plusieurs unités de traitement, plusieurs mémoires locales à partir desquelles les unités de traitement traitent des programmes, un contrôleur d'accès direct à la mémoire et une mémoire principale partagée. La présente invention concerne également un système synchronisé et un procédé permettant une lecture et une écriture coordonnées de données destinées à la mémoire principale partagée et provenant de la mémoire principale partagée, au moyen des unités de traitement. Une structure de « bac à sable » (sandbox) matérielle permet d'assurer la sécurité contre l'altération de données au sein des programmes qui sont en train d'être traités par les unités de traitement.
États désignés : AU, BR, CA, CN, IN, KR, MX, NZ, RU, SG.
Office européen des brevets (OEB) (BE, CH, DE, DK, ES, FI, FR, GB, IT, NL, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)