(EN) A semiconductor device having a complementary logic gate including a field effect transistor (101) with a first conductivity type channel, a first conductivity type well region (202) formed in a semiconductor substrate (102), a second conductivity type channel layer (203) formed in its skin layer, a first wiring (112) connecting one end (204) of the second conductivity type channel layer (203) to a first conductivity type drain region (106), a second wiring (208) connecting the other end (205) of the second conductivity type channel layer (203) to a first power source, and a third wiring (208) connecting the well region (202) to a second power source having the same polarity as ht of the first power source, wherein a threshold voltage is easy to control at a low power consumption to avoid an increase in the number of manufacturing steps.
(FR) L'invention concerne un dispositif semi-conducteur doté d'une grille logique complémentaire comprenant un transistor à effet de champ (101) à canal de premier type de conductivité, une région de puits de premier type de conductivité (202) formée dans un substrat semi-conducteur (102), une couche de canal de second type de conductivité (203) formée dans sa couche superficielle, un premier câblage (112) reliant une extrémité (204) de la couche de canal de second type de conductivité (203) à une région drain de premier type de conductivité (106), un deuxième câblage (208) reliant l'autre extrémité (205) de la couche de canal du second type de conductivité (203) à une première source d'énergie, et un troisième câblage (208) reliant la région de puits (202) à une seconde source d'énergie ayant la même polarité que celle de la première source d'énergie, une tension seuil étant facile à réguler à faible consommation d'énergie pour éviter une augmentation du nombre d'étapes de fabrication.