WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002050996) AMPLIFICATEUR COMPACT DE PUISSANCE CMOS DE FREQUENCE RADIO CASCODE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/050996    N° de la demande internationale :    PCT/IB2001/002382
Date de publication : 27.06.2002 Date de dépôt international : 06.12.2001
CIB :
H03F 1/22 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL)
Inventeurs : VATHULYA, Vickram, R.; (NL)
Mandataire : DUIJVESTIJN, Adrianus, J.; Internationaal Octrooibureau B.V., Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL)
Données relatives à la priorité :
09/745,620 21.12.2000 US
Titre (EN) COMPACT CASCODE RADIO FREQUENCY CMOS POWER AMPLIFIER
(FR) AMPLIFICATEUR COMPACT DE PUISSANCE CMOS DE FREQUENCE RADIO CASCODE
Abrégé : front page image
(EN)An integrated circuit chip includes a cascode amplifier having a first NMOS transistor with the gate receiving an input signal a source connected to ground through an inductance and a drain connected to the source of a second NMOS transistor. The drain of the second transistor is connected to a supply voltage through another inductance. The gate of the second transistor is connected to a DC bias voltage through a resistor and is connected to a first plate of an on-chip parallel plate capacitor. The other plate of the capacitor is connected to a wirebond pad for connection to a circuit board through a bond wire. The capacitor together with the inductance of the bond wire form a short circuit at the operating voltage of the amplifier.
(FR)La puce de circuit intégré, selon l'invention, comprend un amplificateur cascode pourvu d'un premier transistor NMOS, dans lequel la grille reçoit un signal d'entrée, une source est connectée à la masse par le biais d'une inductance et un drain est connecté à la source d'un second transistor NMOS. Le drain du second transistor est connecté à une tension d'alimentation par le biais d'une autre inductance. La grille du second transistor est connectée à une tension polarisée CC par le biais d'une résistance et à une première plaque d'un condensateur de plaque parallèle sur la puce. L'autre plaque dudit condensateur est connectée à une plage de connexions de fils en vue de sa connexion à une carte de circuit par l'intermédiaire d'un fil de connexion. Le condensateur forme, avec l'inductance du fil de connexion, un court-circuit, lors de la mise sous tension de l'amplificateur.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)