WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002050672) CONTROLEUR D'INTERRUPTION POUR MICROPROCESSEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/050672    N° de la demande internationale :    PCT/EP2001/014611
Date de publication : 27.06.2002 Date de dépôt international : 12.12.2001
Demande présentée en vertu du Chapitre 2 :    21.06.2002    
CIB :
G06F 9/48 (2006.01)
Déposants : THOMSON LICENSING S.A. [FR/FR]; 46 Quai A. le Gallo, F-92100 Boulogne-Billancourt (FR) (Tous Sauf US).
BRUNHEIM, Rüdiger [DE/DE]; (DE) (US Seulement)
Inventeurs : BRUNHEIM, Rüdiger; (DE)
Mandataire : KURTH, Dieter; Deutsche Thomson-Brandt GMBH, European Patent Operations, Karl-Wiechert-Allee 74, 30625 Hannover (DE)
Données relatives à la priorité :
100 63 936.4 20.12.2000 DE
Titre (EN) INTERRUPT CONTROLLER FOR A MICROPROCESSOR
(FR) CONTROLEUR D'INTERRUPTION POUR MICROPROCESSEUR
Abrégé : front page image
(EN)An interrupt controller for a microprocessor (30) having a plurality of event memories (40, 41) which are combined to form at least one group and each have an input for a setting signal (5) and an output for an event memory signal (4), where the microprocessor (30) has read and write access to the event memory signals (4) via a data bus (10), and where the event memories (40, 41) each have an input for a resetting signal (3), is designed such that the event memories can be specifically altered individually or else in groups without events being unintentionally lost in the process. To this end, the resetting signal (3) for an event memory (40, 41) in a group becomes active when the microprocessor (30) effects write access to the group containing this event memory (40, 41) using a first write signal (15) and, at the same time, that individual signal (16) from the microprocessor (30) which is associated with this event memory (40, 41) is active on the data bus (10).
(FR)L'invention concerne un contrôleur d'interruption pour microprocesseur (30) possédant plusieurs mémoires évènementielles (40, 41) combinées pour former au moins un groupe et possédant chacune une entrée pour un signal (5) de mise à un et une sortie pour un signal (4) de mémoire évènementielle présentant l'état de la mémoire (40, 41) évènementielle,- le signal (5) de mise à un pour une mémoire évènementielle (40, 41) devenant actif lorsque l'activation d'un signal évènementiel (8) associé à cette mémoire évènementielle (40, 41) est détectée, - les signaux (4) de mémoire évènementielle étant connectés à un signal (9) d'interruption pour le microprocesseur (30), - le microprocesseur (30) ayant accès en lecture et en écriture aux signaux (4) de mémoire évènementielle via un bus (10) de données, et les mémoires évènementielles (40, 41) possédant chacune une entrée pour un signal (3) de remise à zéro. Ledit contrôleur est conçu de manière que les mémoires évènementielles puissent être spécifiquement modifiées individuellement ou en groupe sans que les évènements ne se perdent non intentionnellement au cours du processus, ceux-ci ne pouvant donc pas être traités. A cet effet, le signal (3) de remise à zéro pour une mémoire évènementielle (40, 41) dans un groupe devient actif lorsque le microprocesseur (30) effectue un accès en écriture au groupe contenant cette mémoire évènementielle (40, 41) à l'aide d'un premier signal (15) d'écriture et, en même temps, le signal individuel (16) du microprocesseur (30) associé à cette mémoire évènementielle (40, 41) est actif sur le bus (10) de données.
États désignés : AE, AG, AL, AM, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CN, CO, CR, CU, CZ, DM, DZ, EC, EE, GD, GE, HR, HU, ID, IL, IN, IS, JP, KG, KP, KR, KZ, LC, LK, LR, LT, LV, MA, MD, MG, MK, MN, MX, NO, NZ, OM, PH, PL, RO, RU, SG, SI, SK, TJ, TM, TN, TT, UA, US, UZ, VN, YU, ZA, ZM.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)