WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002049115) PROCEDE DE FABRICATION D'UN TRANSISTOR AUTOALIGNE A JONCTION BIPOLAIRE EN CARBURE DE SILICIUM ET DISPOSITIFS CORRESPONDANTS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/049115    N° de la demande internationale :    PCT/US2000/033627
Date de publication : 20.06.2002 Date de dépôt international : 11.12.2000
Demande présentée en vertu du Chapitre 2 :    09.08.2001    
CIB :
H01L 21/331 (2006.01), H01L 29/24 (2006.01), H01L 29/732 (2006.01)
Déposants : CREE, INC. [US/US]; 4600 Silicon Drive Durham, NC 27703 (US)
Inventeurs : SINGH, Ranbir; (US).
AGARWAL, Anant, K.; (US).
RYA, Sei-Hyung; (US)
Mandataire : MYERS BIGEL SIBLEY & SAJOVEC; P.O. Box 37248 Raleigh, NC 27627 (US).
O'SULLIVAN, Timothy J.; Myers Bigel Sibley & Sajovec P.O. Box 37428 Raleigh, North Carolina 2767 (US)
Données relatives à la priorité :
Titre (EN) METHOD OF FABRICATING A SELF-ALIGNED BIPOLAR JUNCTION TRANSISTOR IN SILICON CARBIDE AND RESULTING DEVICES
(FR) PROCEDE DE FABRICATION D'UN TRANSISTOR AUTOALIGNE A JONCTION BIPOLAIRE EN CARBURE DE SILICIUM ET DISPOSITIFS CORRESPONDANTS
Abrégé : front page image
(EN)A method of fabricating a self-aligned bipolar junction transistor in a semiconductor structure having a first layer of silicon carbide generally having a first conductivity type and a second layer of silicon carbide generally having a second conductivity type, opposite to the first conductivity type. The method comprises forming a pillar in the second silicon carbide layer, the pillar having a side wall and defining an adjacent horizontal surface on the second layer, forming an oxide layer having a predetermined thickness on the second semiconductor layer, including the side wall and the horizontal surface. After formation of the oxide layer, the oxide layer on a portion of the horizontal surface adjacent the side wall is anisotropically etched while at least a portion of the oxide layer remains on the side wall, thereby exposing a portion of the horizontal surface. A portion of the second layer below the exposed portion of the horizontal surface is then doped with a dopant of the first conductivity type to create a doped well region in the second layer which is spaced from the side wall by a distance defined by the thickness of the oxide layer. Resulting devices are likewise disclosed.
(FR)Procédé de fabrication d'un transistor autoaligné à jonction bipolaire en carbure de silicium dans une structure semi-conductrice, qui possède une première couche de carbure de silicium présentant généralement un premier type de conductivité et une deuxième couche présentant généralement un deuxième type de conductivité, opposé au premier type de conductivité. Le procédé consiste à former une colonne dans la deuxième couche de carbure de silicium, la colonne ayant une paroi latérale et définissant une surface horizontale adjacente sur la deuxième couche, former une couche d'oxyde ayant une épaisseur prédéterminée sur la deuxième couche semi-conductrice, y compris la paroi latérale et la surface horizontale. Après la formation de la couche d'oxyde, la couche d'oxyde sur une partie de la surface horizontale adjacente à la paroi latérale est gravée par procédé anisotropique, et au moins une partie de la couche d'oxyde reste sur la paroi latérale, ce qui permet d'exposer une partie de la surface horizontale. Une partie de la deuxième couche sous la partie exposée de la surface horizontale est ensuite dopée avec un dopant du premier type de conductivité pour créer une partie de puits dopé dans la deuxième couche, séparée de la paroi latérale par une distance définie par l'épaisseur de la couche d'oxyde. L'invention concerne aussi des dispositifs fabriqués avec ce transistor.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)