WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002047257) CIRCUIT POUR TEC EXTERNE HAUTE PRECISION A PROTECTION CONTRE LA TENSION DE GRILLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/047257    N° de la demande internationale :    PCT/EP2001/014120
Date de publication : 13.06.2002 Date de dépôt international : 03.12.2001
Demande présentée en vertu du Chapitre 2 :    18.06.2002    
CIB :
H03F 3/45 (2006.01), H03K 17/60 (2006.01)
Déposants : INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Str. 53, 81669 München (DE) (CN, JP, KR only).
BERNARDON, Derek [US/AT]; (AT) (US Seulement).
MÜLLAUER, Markus [AT/AT]; (AT) (US Seulement)
Inventeurs : BERNARDON, Derek; (AT).
MÜLLAUER, Markus; (AT)
Mandataire : LANGE, Thomas; Lambsdorff & Lange, Dingolfinger Strasse 6, 81673 München (DE)
Données relatives à la priorité :
00126640.2 04.12.2000 EP
Titre (EN) DRIVER FOR AN EXTERNAL FET WITH HIGH ACCURACY AND GATE VOLTAGE PROTECTION
(FR) CIRCUIT POUR TEC EXTERNE HAUTE PRECISION A PROTECTION CONTRE LA TENSION DE GRILLE
Abrégé : front page image
(EN)A circuit for driving an external FET (12) comprises a differential amplification stage (4, 5, 8) supplied by a first and second operating potential (Vdd, Vss). An output load resistor (6) is included in a current flow path (3), the current flowing through therein is controlled by the voltage between two input terminals (9, 10) of the amplification stage (4, 5, 8) and is substantially independent of variations of the first or second operating potentials (Vdd, Vss). The output load resistor (6) is connected between the gate and source of the external FET 12.
(FR)Un circuit d'attaque pour TEC externe (12) comprend un étage d'amplification différentiel d'entrée (4, 5, 8) assuré par un premier et un deuxième potentiels de fonctionnement (Vdd, Vss). Un étage de sortie comprend une résistance de charge (6) comprise dans un circuit de courant (3). Le courant est régulé par la tension entre les deux bornes d'entrée (9, 10) de l'étage d'amplification d'entrée (4, 5, 8); il est sensiblement indépendant des variations des premier et deuxième potentiels de fonctionnement (Vdd, Vss). La résistance de charge (6) est connectée entre la grille et la source du TEC externe.
États désignés : CN, JP, KR, US.
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)