WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002047113) COUCHES DANS DES PLAQUETTES-SUBSTRATS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/047113    N° de la demande internationale :    PCT/EP2001/014318
Date de publication : 13.06.2002 Date de dépôt international : 06.12.2001
CIB :
H01L 21/265 (2006.01), H01L 21/74 (2006.01), H01L 21/8238 (2006.01), H01L 29/10 (2006.01)
Déposants : IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROELECTRONICS/INSTITUT FÜR INNOVATIVE MIKROELEKTRONIK [DE/DE]; Im Technologiepark 25 15236 Frankfurt (Oder) (DE) (Tous Sauf US).
HEINEMANN, Bernd [DE/DE]; (DE) (US Seulement).
EHWALD, Karl-Ernst [DE/DE]; (DE) (US Seulement).
KNOLL, Dieter [DE/DE]; (DE) (US Seulement).
TILLAK, Bernd [DE/DE]; (DE) (US Seulement).
WOLANSKY, Dirk [DE/DE]; (DE) (US Seulement).
SCHLEY, Peter [DE/DE]; (DE) (US Seulement)
Inventeurs : HEINEMANN, Bernd; (DE).
EHWALD, Karl-Ernst; (DE).
KNOLL, Dieter; (DE).
TILLAK, Bernd; (DE).
WOLANSKY, Dirk; (DE).
SCHLEY, Peter; (DE)
Mandataire : EISENFÜHR, SPEISER & PARTNER; Anna-Louisa-Karsch-Strasse 2 10178 Berlin (DE)
Données relatives à la priorité :
100 61 191.5 08.12.2000 DE
Titre (DE) SCHICHTEN IN SUBSTRATSCHEIBEN
(EN) LAYERS IN SUBSTRATE WAFERS
(FR) COUCHES DANS DES PLAQUETTES-SUBSTRATS
Abrégé : front page image
(DE)Die Erfindung betrifft Schichten in Substratscheiben. Aufgabe der Erfindung ist es, Schichten in Substratscheiben anzugeben, bei dem die Nachteile konventioneller Anordnungen überwunden werden, um bei vergleichsweise geringen Kosten auf der einen Seite eine ausreichende Latch-up-Festigkeit in stark skalierten, digitalen CMOS-Schaltungen zu erreichen und auf der anderen Seite geringe Substratverluste/-Einkopplungen für analoge Hochfrequenzschaltungen zu sichern und darüber hinaus das Bauelementeverhalten nicht schädlich zu beeinflussen. Erfindungsgemäss wird diese Aufgabe dadurch gelöst, dass in einem hochohmigen p-Si-Substrat (2) mit einer oder mehreren vergrabenen kohlenstoffreichen Si-Schichten (3) unter einer epitaktischen Schicht, der Si-Cap-Schicht (4) durch Unterdrückung der Dotantendiffusion und Defektgenerierung beim Ausheilen von Implantschäden eine im Vergleich zu konventionellen Substratscheiben grössere Implantationsdosis für retrograde Wannenprofile angewendet und damit eine Reduktion des Wannenwiderstandes und schliesslich eine Erhöhung der Latch-up-Festigkeit erreicht wird.
(EN)The invention relates to layers in substrate wafers. The aim of the invention is to provide layers in substrate wafers with which the drawbacks of conventional assemblies are overcome in order to achieve, on the one hand, an adequate resistance to latch-up in highly scaled, digital CMOS circuits with comparatively low costs and, on the other hand, to ensure low substrate losses/couplings for analog high-frequency circuits and, in addition, to influence the component behavior in a non-destructive manner. To these ends, the invention provides that in a highly resistive p-Si substrate (2) with one or more buried high-carbon Si layers (3) under an epitaxial layer and with the Si cap layer (4), an implantation dose, which is greater in comparison to conventional substrate wafers, is used for retrograde trough profiles by suppressing the dopant diffusion as well as the generation of defects when remedying implant defects, thereby achieving a reduction of the trough resistance, and finally, an increase in the resistance to latch-up.
(FR)L'invention concerne des couches dans des plaquettes-substrats. L'invention vise à fournir des couches dans des plaquettes-substrats selon un procédé permettant de pallier les inconvénients de systèmes conventionnels, afin d'obtenir, à des coûts comparativement réduits, d'une part une résistance suffisante au verrouillage à l'état passant dans des circuits CMOS numériques à réduction d'échelle marquée et d'autre part de garantir de faibles pertes/couplages de substrat pour des circuits analogique haute fréquence et par ailleurs à ne pas influer négativement sur le comportement des composants. A cet effet, il est prévu selon l'invention d'utiliser, dans un substrat p?-¿-Si (2) de valeur ohmique élevée, qui comprend une ou plusieurs couches Si (3) à forte teneur en carbone enterrées, sous une couche épitaxiale, la couche Si-Cap (4), une dose d'implantation supérieure à celle de plaquettes-substrats conventionnelles, pour des profils rétrogrades de gorges, par suppression de la diffusion de dopants et de la génération de défauts lorsqu'il est remédié aux défauts d'implantation. On obtient ainsi une réduction de la résistance de gorge et pour finir, une meilleure résistance au verrouillage à l'état passant.
États désignés : JP, US.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)