WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002045170) SYSTEME DE MEMOIRE EEPROM FLASH ET PROCEDE DE PRODUCTION CORRESPONDANT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/045170    N° de la demande internationale :    PCT/DE2001/004008
Date de publication : 06.06.2002 Date de dépôt international : 22.10.2001
Demande présentée en vertu du Chapitre 2 :    31.05.2002    
CIB :
H01L 21/8246 (2006.01), H01L 21/8247 (2006.01), H01L 27/115 (2006.01)
Déposants : INFINEON TECHNOLOGIES AG [DE/DE]; St. Martin-Strasse 53, 81669 München (DE) (Tous Sauf US).
SHUM, Danny [US/US]; (US) (US Seulement).
TEMPEL, Georg [DE/BE]; (BE) (US Seulement)
Inventeurs : SHUM, Danny; (US).
TEMPEL, Georg; (BE)
Mandataire : KINDERMANN, Peter; Postfach 1330, 85627 Grasbrunn (DE)
Données relatives à la priorité :
100 58 948.0 28.11.2000 DE
Titre (DE) FLASH-EEPROM-SPEICHERANORDNUNG SOWIE DAZUGEHÖRIGES HERSTELLUNGSVERFAHREN
(EN) FLASH-EEPROM STORAGE DEVICE AND CORRESPONDING PRODUCTION METHOD
(FR) SYSTEME DE MEMOIRE EEPROM FLASH ET PROCEDE DE PRODUCTION CORRESPONDANT
Abrégé : front page image
(DE)Die Erfindung betrifft eine Halbleiterschaltungsanordnung, insbesondere eine Flash-EEPROM-Speicheranordnung mit Selective-NOR (SNOR)-Architektur, sowie ein dazugehöriges Herstellungsverfahren, bei der eine Vielzahl von Wortleitungen (WL1 bis WL3) und eine Vielzahl von Bitleitungen (BL1, BL2) zum zeilenweisen und spaltenweisen Ansteuern von matrixförmig angeordneten Schaltelementen (T) auf einem Halbleitersubstrat (1) angeordnet sind. Eine Vielzahl von elektrisch leitenden Anschlussstreifen (9) zum Anschließen von Source- und Draingebieten im aktiven Bereich (AA) an die jeweiligen Bitleitungen (BL1, BL2) sind hierbei derart zwischen den Wortleitungen (WL1, WL2) ausgebildet, dass sie die Source- und Draingebiete an der Oberfläche des Halbleitersubstrats (1) im aktiven Bereich (AA) unmittelbar berühren, wodurch jedes Schaltelement einzeln ausgewählt werden kann. Auf diese Weise erhält man bei einfachsten lithografischen Verhältnissen eine besonders kompakte Zellfläche.
(EN)The invention relates to a semiconductor circuit, in particular, a flash-EEPROM storage device having selective NOR (SNOR) architecture, and to a corresponding production method. According to the invention, a multitude of word lines (WL 1 to WL3) and a multitude of bit lines (BL1, BL2) for the line-by-line and column-by-column controlling of switching elements (T), which are arranged in the form of a matrix, are placed on a semiconductor substrate (1). A multitude of electrically conductive connection strips (9), which are provided for connecting source and drain regions in the active area (AA) to the respective bit lines (BL1, BL2), are formed between the word lines (WL1, WL2) so that they directly touch the source and drain regions on the surface of the semiconductor substrate (1) in the active area (AA), whereby enabling each switching element to be individually selected. This results in obtaining a particularly compact cell surface with the simplest lithographic relationships.
(FR)L'invention concerne un circuit à semi-conducteur, notamment un système de mémoire EEPROM flash à architecture NOR(SNOR) sélective, ainsi qu'un procédé de production correspondant. Une pluralité de canaux mots (WL1 à WL3) et une pluralité de canaux bits (BL1, BL2) sont prévues sur le substrat à semi-conducteur (1) pour assurer une commande ligne par ligne et colonne par colonne d'éléments de commutation (T) disposés sous forme matricielle. Une pluralité de bandes de connexion (9) électroconductrices pour raccorder des domaines source et drain dans la zone active (AA) à chacun des canaux bits (BL1, Bl2) sont formées à cet effet entre les canaux mots (WL1, WL2), de sorte que les domaines source et drain se touchent directement à la surface du substrat à semi-conducteurs (1), dans la zone active (AA), ce qui permet de sélectionner chaque élément de commutation individuellement. Ce système permet d'obtenir dans les conditions lithographiques les plus simples une surface cellulaire particulièrement compacte.
États désignés : JP, US.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)