WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002045169) CELLULE MEMOIRE A SEMI-CONDUCTEUR DE MONOTRANSISTOR NOR NON VOLATILE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/045169    N° de la demande internationale :    PCT/DE2001/004007
Date de publication : 06.06.2002 Date de dépôt international : 22.10.2001
Demande présentée en vertu du Chapitre 2 :    31.05.2002    
CIB :
H01L 21/8246 (2006.01), H01L 21/8247 (2006.01), H01L 27/115 (2006.01)
Déposants : INFINEON TECHNOLOGIES AG [DE/DE]; St. Martin-Strasse 53, 81669 München (DE) (Tous Sauf US).
TEMPEL, Georg [DE/BE]; (BE) (US Seulement)
Inventeurs : TEMPEL, Georg; (BE)
Mandataire : KINDERMANN, Peter; Postfach 1330, 85627 Grasbrunn (DE)
Données relatives à la priorité :
100 58 947.2 28.11.2000 DE
Titre (DE) NICHTFLÜCHTIGE NOR-EINTRANSISTOR-HALBLEITERSPEICHERZELLE
(EN) NON-VOLATILE NOR SINGLE-TRANSISTOR SEMICONDUCTOR MEMORY CELL
(FR) CELLULE MEMOIRE A SEMI-CONDUCTEUR DE MONOTRANSISTOR NOR NON VOLATILE
Abrégé : front page image
(DE)Die Erfindung betrifft eine nichtflüchtige NOR-Eintransistor-Halbleiterspeicherzelle sowie dazugehörige Halbleiterspeichereinrichtungen, Herstellungsverfahren und Verfahren zu deren Programmierung, wobei eine Bitleitung (BL, 7, 10) zum zeilenweisen Ansteuern der Source/Draingebiete (S/D) im Wesentlichen unterhalb der Wortleitungen (WL1) zum spaltenweisen Ansteuern der Steuerschicht (13) einer Eintransistor-Halbleiterspeicherzelle und oberhalb der Source/Draingebiete (S/D) angeordnet ist. Auf Grund eines wegfallenden zusätzlichen Kontaktes und der sublithografischen Ausbildung der Bitleitungen erhält man dadurch einen stark verringerten Flächenbedarf und eine verbesserte Integrationsdichte.
(EN)The invention relates to a non-volatile NOR single-transistor semiconductor memory cell and to corresponding semiconductor memory devices, a production method and a method for programming the non-volatile NOR single-transistor semiconductor memory cell. A bit line (BL, 7, 10) for controlling the source/drain areas (S/D) by lines is situated essentially below the word lines (WL1) for controlling the control layer (13) of a single-transistor semiconductor memory cell by columns and above the source/drain areas (S/D). The fact that an additional contact is no longer necessary, and the sublithographical configuration of the bit lines result in a considerably reduced surface requirement and an improved integration level.
(FR)L'invention concerne une cellule mémoire à semi-conducteur de transistor NOR non volatile, ainsi que des dispositif de mémoires à semi-conducteurs correspondants, un procédé de fabrication et un procédé pour sa programmation. Une ligne bits (BL, 7, 10) est disposée, pour la commande par ligne des zones source/drain (S/D), sensiblement au-dessous des lignes mots (WL1) pour la commande par colonne de la couche de commande (13) d'une cellule mémoire à semi-conducteur d'un monotransistor et au-dessus de la zone source/drain (S/D). Du fait de la suppression d'un contact supplémentaire et de la configuration sub-lithographique des lignes bits, on obtient un encombrement en surface fortement réduit et une densité d'intégration améliorée.
États désignés : JP, US.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)