WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002025665) MATRICE PASSIVE REMANENTE ET SON PROCEDE D'AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/025665    N° de la demande internationale :    PCT/NO2001/000348
Date de publication : 28.03.2002 Date de dépôt international : 24.08.2001
Demande présentée en vertu du Chapitre 2 :    19.03.2002    
CIB :
G11C 7/06 (2006.01), G11C 7/10 (2006.01), G11C 11/22 (2006.01)
Déposants : THIN FILM ELECTRONICS ASA [NO/NO]; P.O. Box 1872 Vika N-0124 Oslo (NO) (Tous Sauf US).
THOMPSON, Michael [US/US]; (US) (US Seulement).
WOMACK, Richard [US/US]; (US) (US Seulement).
GUSTAFSSON, Göran [SE/SE]; (SE) (US Seulement).
CARLSSON, Johan [SE/SE]; (SE) (US Seulement)
Inventeurs : THOMPSON, Michael; (US).
WOMACK, Richard; (US).
GUSTAFSSON, Göran; (SE).
CARLSSON, Johan; (SE)
Mandataire : LEISTAD, Geirr, I.; Thin Film Electronics ASA P.O. Box 1872 Vika N-0124 Oslo (NO)
Données relatives à la priorité :
2000 4236 24.08.2000 NO
Titre (EN) NON-VOLATILE PASSIVE MATRIX AND METHOD FOR READOUT OF THE SAME
(FR) MATRICE PASSIVE REMANENTE ET SON PROCEDE D'AFFICHAGE
Abrégé : front page image
(EN)In a non-volatile passive matrix memory device (10) comprising an electrically polarizable dielectric memory material (12) exhibiting hysteresis between first and second sets (14; 15) of addressing electrodes constituting word lines (WL) and bit lines (BL) of the memory device. A memory cell (13) is defined in the memory material (12) at the overlap between a word line (WL) and a bit line (BL). The word lines (WL) are divided into segments (S) each segment sharing and being defined by adjoining bit lines (BL). Means (25) are provided for connecting each bit lines (BL) of a segment (S) with a sensing means (26) enabling simultaneous connections of all memory cells (13) of a word line segment (15) for readout via the bit lines (BL). Each sensing means (26) senses the charge flow in a bit line (BL) in order to determine a stored logicalvalue. In a readout method,a word line (WL) of a segment (S) is activated by setting its potential to a switching voltage V¿s? of the memory cell (13) during at least a portion of a read cycle, while keeping the bit lines (BL) of a segment (S) at zero potential, during which read cycle a logical value stored in the individual memory cells (13) is sensed by the sensing means (26).
(FR)Dans une mémoire (10) de matrice passive rémanente comprenant un matériau (12) de mémoire diélectrique polarisable de manière électrique qui présente une hystérésis entre des premier et second ensembles (14 ; 15) d'électrodes d'adressage, les électrodes du premier ensemble (14) sont des canaux mots (CM) et les électrodes du second ensemble (15) sont des canaux bits (CB) de la mémoire. Une cellule (13) de mémoire ayant une structure de type condensateur est formée dans le matériau (12) de la mémoire au niveau du chevauchement entre un canal mot (CM) et un canal bit (CB). Les canaux mots (CM) sont divisés en segments (S) par un organe de détection (26), ce qui permet des connexions simultanées de toutes les cellules (13) de la mémoire d'un segment (15) de canal mot pour l'extraction par les canaux bits (CB) du segment (S). Chaque organe de détection (26) détecte le flux de la charge dans un canal bit (CB) afin de déterminer une valeur logique stockée dans une cellule (13) de la mémoire formée par le canal bit (CB). Dans un procédé d'extraction d'une mémoire de ce type, un canal mot (CM) d'un segment S est activé selon un protocole par réglage de son potentiel par rapport à une tension de commutation Vs de la cellule (13) de la mémoire pendant au moins une partie du cycle de lecture tout en maintenant les canaux bits (CB) à un potentiel zéro durant le cycle de lecture duquel une valeur logique stockée dans les cellules individuelles (13) de la mémoire est détectée par l'organe de détection (26). Ce procédé peut être utilisé dans une mémoire de données volumétriques possédant une pluralité de couches empilées comprenant chacune une mémoire de matrice passive rémanente.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : norvégien (NO)