WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002025454) MODULE DE MEMOIRE COMPORTANT UNE MEMOIRE TAMPON D'ISOLATION D'UNE MEMOIRE A PLAQUES SUPERPOSEES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/025454    N° de la demande internationale :    PCT/US2001/028627
Date de publication : 28.03.2002 Date de dépôt international : 14.09.2001
Demande présentée en vertu du Chapitre 2 :    11.04.2002    
CIB :
G11C 5/00 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, CA 95052 (US) (Tous Sauf US).
HALBERT, John [US/US]; (US) (US Seulement).
BONELLA, Randy, M. [US/US]; (US) (US Seulement)
Inventeurs : HALBERT, John; (US).
BONELLA, Randy, M.; (US)
Mandataire : MAKUCH, Joseph, S.; Marger, Johnson & McCulloum, 1030 S.W. Morrison Street, Portland, OR 97205 (US)
Données relatives à la priorité :
60/232,596 14.09.2000 US
09/666,528 18.09.2000 US
Titre (EN) MEMORY MODULE HAVING BUFFER FOR ISOLATING STACKED MEMORY DEVICES
(FR) MODULE DE MEMOIRE COMPORTANT UNE MEMOIRE TAMPON D'ISOLATION D'UNE MEMOIRE A PLAQUES SUPERPOSEES
Abrégé : front page image
(EN)The present invention utilizes a buffer to isolate a stack of memory devices, thereby taking advantage of the increased memory density available from stacked memory devices while reducing capacitive loading. A memory module in accordance with the present invention may include a stack of memory devices and a buffer coupled to the first and second memory devices and arranged to capacitively isolate the first and second memory devices from a bus. In a memory system in accordance with the present invention, multiple buffered stacks of memory devices are preferably coupled in a point-to-point arrangement, thereby further reducing capacitive loading.
(FR)La présente invention utilise une mémoire tampon pour isoler des dispositifs de mémoire à plaques superposées, bénéficiant ainsi d'un accroissement de densité de mémoire disponible à partir des dispositifs de mémoire à plaques superposées tout en réduisant la charge capacitive. Un module de mémoire selon l'invention peut comporter des dispositifs de mémoire à plaques superposées et une mémoire tampon reliée aux premier et deuxième dispositifs et destiné à isoler de manière capacitive les premier et deuxième dispositifs d'un bus. Dans le système de mémoire selon l'invention, des empilements multiples tamponnés de dispositifs de mémoire sont couplés de préférence dans un agencement de type point à point, réduisant ainsi davantage la charge capacitive.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)