WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002023777) PROCEDES ET DISPOSITIFS DE PROTECTION ANTI-GIGUE POUR CIRCUIT INTEGRE RECEVANT UN SIGNAL DE SYNCHRONISATION EXTERNE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/023777    N° de la demande internationale :    PCT/US2001/028622
Date de publication : 21.03.2002 Date de dépôt international : 14.09.2001
Demande présentée en vertu du Chapitre 2 :    15.04.2002    
CIB :
H04J 3/06 (2006.01), H04J 3/22 (2006.01)
Déposants : CIENA CORPORATION [US/US]; Legal Department, 1201 Winterson Road, Lithicum, MD 21090 (US)
Inventeurs : SHASHIJ, Singh; (US).
SUNIL, Tomar; (US)
Mandataire : SOLTZ, David, L.; Ciena Corporation, 1201 Winterson Road, Linthicum, MD 21090 (US).
MICHAEL R. CAMMARATA; Ciena Corporation, Lega Department, 1201 Winterson Road, Linthicum, MD 21090 (US)
Données relatives à la priorité :
09/661,495 14.09.2000 US
Titre (EN) METHODS AND APPARATUSES FOR JITTER PROTECTION IN AN INTEGRATED CIRCUIT RECEIVING AN EXTERNAL SYNCHRONIZATION SIGNAL
(FR) PROCEDES ET DISPOSITIFS DE PROTECTION ANTI-GIGUE POUR CIRCUIT INTEGRE RECEVANT UN SIGNAL DE SYNCHRONISATION EXTERNE
Abrégé : front page image
(EN)A clock signal is received. A synchronization signal is compared to the clock signal to determine whether the synchronization signal is asserted within a predetermined period of time with respect to clock signal cycles. The synchronization signal assertion is used to synchronize a circuit to an external event, if the synchronization signal assertion is received within the predetermined period of time. If the synchronization signal assertion is not received within the predetermined period of time the circuit is not synchronized.
(FR)Ce procédé comprend la réception d'un signal d'horloge, et la comparaison d'un signal de synchronisation avec le signal d'horloge afin de déterminer si le signal de synchronisation fait l'objet d'une assertion dans un intervalle de temps prédéterminé par rapport aux cycles du signal d'horloge. Si l'assertion du signal de synchronisation est reçue pendant l'intervalle de temps prédéterminé, cette assertion du signal de synchronisation est utilisée pour synchroniser un circuit avec un événement extérieur. Si l'assertion du signal de synchronisation n'a pas été reçue pendant l'intervalle de temps prédéterminé, le circuit n'est pas synchronisé.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)