WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002023715) ALIGNEMENT DE PHASE ET DETECTION DE DESALIGNEMENT DE SIGNAUX D'HORLOGE NUMERIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/023715    N° de la demande internationale :    PCT/US2001/027652
Date de publication : 21.03.2002 Date de dépôt international : 07.09.2001
Demande présentée en vertu du Chapitre 2 :    08.04.2002    
CIB :
G06F 1/10 (2006.01), H03D 13/00 (2006.01), H03K 5/13 (2006.01), H03K 5/15 (2006.01), H03L 7/07 (2006.01), H03L 7/081 (2006.01), H03L 7/089 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, CA 95052 (US) (Tous Sauf US).
BARKATULLAH, Javed [BD/US]; (US) (US Seulement).
KURD, Nasser [US/US]; (US) (US Seulement)
Inventeurs : BARKATULLAH, Javed; (US).
KURD, Nasser; (US)
Mandataire : MALLIE, Michael, J.; Blakely Sokoloff Taylor & Zafman 7th floor 12400 Wilshire Boulevard Los Angeles, CA 90025 (US)
Données relatives à la priorité :
09/660,808 13.09.2000 US
Titre (EN) DIGITAL CLOCK SKEW DETECTION AND PHASE ALIGNMENT
(FR) ALIGNEMENT DE PHASE ET DETECTION DE DESALIGNEMENT DE SIGNAUX D'HORLOGE NUMERIQUE
Abrégé : front page image
(EN)A skew measure circuit (108), an exclusion circuit, and an up/down counter (116) are connected to form a skew detection circuit. The skew measure circuit (108) asserts a first output signal if a first input clock leads a second input clock, and asserts a second output signal if the second clock leads the first clock. The exclusion circuit (112) provides first and second digital pulse signals that represent the outputs of the skew measure circuit. The exclusion circuit also prevents the states of these pulse signals from changing, so long as the skew measure cicuit is experiencing metastability. The up/down counter's count is incremented in response to the first pulse signal and decremented in response to the other pulse signal.
(FR)Selon l'invention, un circuit de mesure de désalignement, un circuit d'exclusion et un compteur-décompteur sont connectés pour former un circuit de détection de désalignement. Le circuit de mesure de désalignement valide un premier signal de sortie si un premier signal d'horloge d'entrée est en avance sur un second signal d'horloge d'entrée, et il valide un second signal de sortie si le second signal d'horloge est en avance sur le premier signal d'horloge. Le circuit d'exclusion produit des premier et second signaux d'impulsion numériques, lesquels représentent les sorties du circuit de mesure de désalignement, et il empêche également les changements d'états de ces signaux d'impulsion, tant que le circuit de mesure de désalignement est à l'état métastable. Le compteur-décompteur est incrémenté en réponse au premier signal d'impulsion et décrémenté en réponse à l'autre signal d'impulsion.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)