WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002023630) TROUS D'INTERCONNEXION EN BLOC DE SILICIUM MICRO-USINES DESTINES AU TRANSFERT DE SIGNAUX ELECTRIQUES VERS L'ARRIERE D'UNE PLAQUETTE DE SILICIUM
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/023630    N° de la demande internationale :    PCT/US2001/026447
Date de publication : 21.03.2002 Date de dépôt international : 23.08.2001
Demande présentée en vertu du Chapitre 2 :    09.04.2002    
CIB :
H01L 21/768 (2006.01), H01L 21/98 (2006.01), H01L 23/48 (2006.01)
Déposants : APPLIED MATERIALS, INC. [US/US]; P.O. Box 450A, Santa Clara, CA 95052 (US)
Inventeurs : GROSS, Harald, S.; (US)
Mandataire : BERNADICOU, Michael, A.; Blakely, Sokoloff, Taylor & Zafman LLP, 12400 Wilshire Boulevard, 7th floor, Los Angeles, CA 90025 (US)
Données relatives à la priorité :
09/660,645 13.09.2000 US
Titre (EN) MICROMACHINED SILICON BLOCK VIAS FOR TRANSFERRING ELECTRICAL SIGNALS TO THE BACKSIDE OF A SILICON WAFER
(FR) TROUS D'INTERCONNEXION EN BLOC DE SILICIUM MICRO-USINES DESTINES AU TRANSFERT DE SIGNAUX ELECTRIQUES VERS L'ARRIERE D'UNE PLAQUETTE DE SILICIUM
Abrégé : front page image
(EN)Electrical interconnects are implemented in a fully three dimensional manner at the wafer level for a column or module of integrated chips before the dicing of a wafer stack into chip stacks. In one aspect the present invention includes a method for making electrical interconnects by using portions of silicon chips themselves as electrical feedthroughs ('block vias'). The block vias are configured so as to lead to one layer of the column that is electrically connected to the environment. In another aspect the present invention includes a method for making electical interconnects by using cutouts from the chips. In contrast to the prior art, both the block via and and cutout techniques premit the transfer of multiple electrical signals from one side of a wafer to the other through the wafer itself.
(FR)L'invention concerne un procédé de fabrication d'interconnexions électriques en 3D au niveau d'une plaquette pour une colonne ou un module de microcircuits intégrés avant le découpage en dés d'une pile de plaquettes en piles de microcircuits intégrés. Un aspect de la présente invention comprend un procédé de fabrication d'interconnexions électriques utilisant des parties de microcircuits intégrés de silicium comme trous d'interconnexion (« trous d'interconnexion en bloc »). Ces trous d'interconnexion en bloc sont configurés de façon à conduire à une couche de la colonne connectée électriquement à l'environnement. Un autre aspect de l'invention comprend un procédé de fabrication d'interconnexions électriques utilisant des découpes des microcircuits intégrés. Contrairement aux antériorités, les techniques faisant appel aux trous d'interconnexion en bloc et aux découpes permettent un transfert de signaux électriques multiples d'un côté de la plaquette à l'autre par la plaquette.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)