WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002023621) PROCEDE ET APPAREIL DE CLASSIFICATION RAPIDE ET AUTOMATISEE DE DEFAILLANCES DESTINES A DES TRANCHES SEMI-CONDUCTRICES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/023621    N° de la demande internationale :    PCT/US2001/028470
Date de publication : 21.03.2002 Date de dépôt international : 13.09.2001
CIB :
H01L 21/66 (2006.01)
Déposants : INFINEON TECHNOLOGIES NORTH AMERICA CORP. [US/US]; 1730 North First Street San Jose, CA 95112-4508 (US)
Inventeurs : RATHEI, Dieter; (US).
OSWALD, Peter; (US).
HLADSCHIK, Thomas; (US).
WOHLFAHRT, Joerg; (US)
Mandataire : BRADEN, Stanton C.; Siemens Corporation - Intellectual Property Dept. 186 Wood Ave. South Iselin, NJ 08830 (US)
Données relatives à la priorité :
09/660,703 13.09.2000 US
Titre (EN) METHOD AND APPARATUS FOR FAST AUTOMATED FAILURE CLASSIFICATION FOR SEMICONDUCTOR WAFERS
(FR) PROCEDE ET APPAREIL DE CLASSIFICATION RAPIDE ET AUTOMATISEE DE DEFAILLANCES DESTINES A DES TRANCHES SEMI-CONDUCTRICES
Abrégé : front page image
(EN)A method for classifying patterns of failcodes on a semiconductor wafer, in accordance with the present invention, includes determining failcodes for chips on the wafer and checking adjacent chips for each chip on the wafer having a failcode to determine a failcode pattern having a defined number of chips.
(FR)L'invention concerne un procédé de classification de diagrammes d'insuffisances techniques sur une tranche semi-conductrice, lequel consiste à déterminer des insuffisances techniques pour des puces situées sur la tranche et à vérifier des puces adjacentes pour chaque puce située sur la tranche présentant une insuffisance technique, en vue de déterminer un diagramme d'insuffisances techniques possédant un nombre défini de puces.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)