WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002023592) PROCEDE ET APPAREIL PERMETTANT DE REDUIRE LA MASSE ET L'EPAISSEUR D'UN DE DE CIRCUIT INTEGRE TOUT EN AMELIORANT SES CARACTERISTIQUES DE RESISTANCE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/023592    N° de la demande internationale :    PCT/US2001/041634
Date de publication : 21.03.2002 Date de dépôt international : 07.08.2001
Demande présentée en vertu du Chapitre 2 :    20.03.2002    
CIB :
H01L 23/00 (2006.01), H01L 23/31 (2006.01)
Déposants : ADVANCED INTERCONNECT SOLUTIONS [US/US]; 536 Weddell Drive Suit 1 Sunnyvale, CA 94089 (US)
Inventeurs : ONG, E., C.; (US)
Mandataire : BOYS, Donald, R.; P.O. Box 187 Aromas, CA 95004 (US)
Données relatives à la priorité :
09/660,725 13.09.2000 US
Titre (EN) METHOD AND APPARATUS FOR REDUCING IC DIE MASS AND THICKNESS WHILE IMPROVING STRENGTH CHARACTERISTICS
(FR) PROCEDE ET APPAREIL PERMETTANT DE REDUIRE LA MASSE ET L'EPAISSEUR D'UN DE DE CIRCUIT INTEGRE TOUT EN AMELIORANT SES CARACTERISTIQUES DE RESISTANCE
Abrégé : front page image
(EN)A method for decreasing the mass and increasing the strength of an IC wafer assembly (fig. 2) involves adding a polymer coating (figs. 3-4) to the frontside of the wafer assembly (fig. 1) to protect and strengthen the assembly (figs. 5, 6a, 6b), and removing silicon material from the backside of the wafer assembly (6c-6f), reducing the overall thickness of the assembly. The removal can be by backgrinding (fig. 8) or by many other removal techniques, and in some cases is removed to a thickness less than that of the polymer coating (fig. 9). Electrical connections, such as, contact extensions can be added to the wafer assembly (fig. 7).
(FR)L'invention se rapporte à un procédé permettant de réduire la masse d'un ensemble de type plaquette semi-conductrice de circuit intégré tout en accroissant sa résistance. Ledit procédé consiste à déposer un revêtement polymère sur la face avant de l'ensemble plaquette de manière à protéger celui-ci et à le renforcer, et à retirer le matériau à base de silicium de la face arrière de l'ensemble plaquette de manière à réduire l'épaisseur globale de cet ensemble. Le retrait de matière peut être effectué par rectification ou par de nombreuses autres techniques de retrait de matière. Dans certains cas le retrait de matière est effectué jusqu'à l'obtention d'une épaisseur inférieure à celle du revêtement polymère.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)