WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002019535) MISE EN PLACE EFFICACE DE MATERIEL D"UN ALGORITHME DE COMPRESSION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/019535    N° de la demande internationale :    PCT/EP2001/009567
Date de publication : 07.03.2002 Date de dépôt international : 17.08.2001
CIB :
H03M 7/30 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1 NL-5621 BA Eindhoven (NL)
Inventeurs : BUER, Mark; (NL)
Mandataire : DE JONG, Durk, J.; Internationaal Octrooibureau B.V. Prof. Holstlaan 6 NL-5656 AA Eindhoven (NL)
Données relatives à la priorité :
09/650,693 29.08.2000 US
Titre (EN) HARDWARE IMPLEMENTATION OF A COMPRESSION ALGORITHM
(FR) MISE EN PLACE EFFICACE DE MATERIEL D"UN ALGORITHME DE COMPRESSION
Abrégé : front page image
(EN)Logic circuitry performs a matching algorithm function. A memory produces a match signal that indicates which memory cells contain data that matches input address data to the memory. A first logic AND function performs a logic AND between a current value of the match signal currently produced by the memory for the input address data with a prior value of the match signal produced by an immediately prior input address data. A buffer holds index data. A second logic AND function compares output of the first logic AND function with the index data. Output of the second logic AND function is returned to the buffer as new index data. Index logic generates an offset based on the index data stored in the buffer. A send byte function asserts a send byte signal when the match signal is zero and when the output of the second logic AND function is zero. A length counter is incremented for every cycle in which the send byte signal is not asserted.
(FR)Un circuit logique réalise une fonction d"algorithme de correspondance. Une mémoire engendre un signal de correspondance indiquant que les cellules de mémoire contiennent des données qui font correspondre les données d"adresse d"entrée à la mémoire. Une première fonction logique ET effectue un ET logique entre une valeur du moment du signal de correspondance produit par la mémoire pour les données d"adresse d"entrée et une valeur antérieure dudit signal produit par une donnée d"adresse d"entrée immédiatement antérieure. Un tampon maintient des données d"index. Une seconde fonction logique ET compare la sortie de la première fonction logique ET avec les données d"index. La sortie de la seconde fonction logique ET est retournée au tampon comme nouvelles données d"index. Une logique d"index génère un décalage basé sur les données d"index stockées dans le tampon. Une fonction d"envoi d"octets attribue un signal d"envoi d"octets, lorsque le signal de correspondance et la sortie de la seconde fonction logique ET sont à zéro. Un compteur de longueur est incrémenté à chaque cycle, durant lequel le signal d"envoi d"octets n"est pas attribué.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)