WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002019386) RESEAU DE CELLULES MRAM DE HAUTE DENSITE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/019386    N° de la demande internationale :    PCT/US2001/025004
Date de publication : 07.03.2002 Date de dépôt international : 09.08.2001
Demande présentée en vertu du Chapitre 2 :    26.02.2002    
CIB :
H01L 21/00 (2006.01), H01L 21/8246 (2006.01), H01L 27/105 (2006.01), H01L 27/108 (2006.01), H01L 27/22 (2006.01), H01L 43/08 (2006.01)
Déposants : MOTOROLA, INC. [US/US]; 1303 East Algonquin Road, Schaumburg, IL 60196 (US)
Inventeurs : DURLAM, Mark; (US).
DEHERRERA, Mark; (US).
CHEN, Eugene; (US).
TEHRANI, Saied; (US).
KERSZYKOWSKI, Gloria; (US).
NAJI, Peter, K.; (US).
SLAUGHTER, Jon; (US).
KYLER, Kelly, W.; (US)
Mandataire : WUAMETT, Jennifer, B.; Motorola, Inc., P.O. Box 10219, Scottsdale, AZ 85271-0219 (US).
KOCH, William, E.; Motorola, Inc., Intellectual Property Section, AZ 11/56-238, 3102 North 56th Street, Phoenix, AZ 85018 (US)
Données relatives à la priorité :
09/649,114 28.08.2000 US
Titre (EN) HIGH DENSITY MRAM CELL ARRAY
(FR) RESEAU DE CELLULES MRAM DE HAUTE DENSITE
Abrégé : front page image
(EN)A method of fabricating an MRAM cell (10) includes providing an isolation transistor (12) on a semiconductor substrate (11) and forming an interconnect stack (13) on the substrate in communication with one terminal of the transistor. A via (14) is formed on the upper end of the stack so as to extend from a position below the digit line (15) to a position above the digit line. The via also extends above the upper surface of a dielectric layer (20) to provide an alignment key. A MTJ memory cell is positioned on the upper surface in contact with the via, and the ends of a free layer of magnetic material are spaced from the ends of a pinned edge of magnetic material by using sidewall spacers and selective etching.
(FR)La présente invention concerne un procédé de fabrication de cellule (10) MRAM qui consiste à placer un transistor (12) d'isolation sur un substrat (11)semiconducteur et à former un empilement (13) d'interconnexions sur ce substrat en communication avec une borne de ce transistor. Un trou de connexion (14) est formé sur l'extrémité supérieure de cet empilement de façon à s'étendre d'une position située en dessous du canal bit (15) à une position située au dessus du canal bit. Ce trou de connexion s'étend aussi au dessus de la surface supérieure d'une couche diélectrique (20) de façon à fournir une clé d'alignement. Une cellule mémoire MTJ est positionnée sur la surface supérieure en contact avec ce trou de connexion, et les extrémités d'une couche libre de matériau magnétique sont espacées des extrémités d'un bord à griffe de matériau magnétique à l'aide d'espaceur par paroi latérale et de gravures sélectives.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)