WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002019340) MEMOIRE SEMI-CONDUCTEUR ET PROCEDE DE RAFRAICHISSEMENT ASSOCIE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/019340    N° de la demande internationale :    PCT/JP2001/007487
Date de publication : 07.03.2002 Date de dépôt international : 30.08.2001
Demande présentée en vertu du Chapitre 2 :    30.08.2001    
CIB :
G11C 11/406 (2006.01)
Déposants : NEC CORPORATION [JP/JP]; 7-1, Shiba 5-chome Minato-ku, Tokyo 108-8001 (JP) (Tous Sauf US).
TAKAHASHI, Hiroyuki [JP/JP]; (JP) (US Seulement).
NAKAGAWA, Atsushi [JP/JP]; (JP) (US Seulement).
KATOU, Yoshiyuki [JP/JP]; (JP) (US Seulement).
INABA, Hideo [JP/JP]; (JP) (US Seulement).
KOMATSU, Noriaki [JP/JP]; (JP) (US Seulement).
HIROTA, Takuya [JP/JP]; (JP) (US Seulement).
YOSHIDA, Masahiro [JP/JP]; (JP) (US Seulement)
Inventeurs : TAKAHASHI, Hiroyuki; (JP).
NAKAGAWA, Atsushi; (JP).
KATOU, Yoshiyuki; (JP).
INABA, Hideo; (JP).
KOMATSU, Noriaki; (JP).
HIROTA, Takuya; (JP).
YOSHIDA, Masahiro; (JP)
Mandataire : HAMADA, Haruo; Wisdom house 4-12, Minami-Aoyama 3-chome Minato-ku, Tokyo 107-0062 (JP)
Données relatives à la priorité :
2000-264547 31.08.2000 JP
Titre (EN) SEMICONDUCTOR STORAGE AND ITS REFRESHING METHOD
(FR) MEMOIRE SEMI-CONDUCTEUR ET PROCEDE DE RAFRAICHISSEMENT ASSOCIE
Abrégé : front page image
(EN)A semiconductor storage which can much reduce power consumption on refreshing time more than a conventional semiconductor storage. A cell array (S0) is divided into four blocks (B0-B03),and a cell array (S1) is divided into four blocks (B10-B13). On normal read-out/write-in time, one cell array is selected by address data for specifying a word line, and one block of a selected cell array is selected as well as one word line in the block. On refreshing time, the other cell array is selected, and the four blocks of the selected cell array are refreshed simultaneously. That is, one word line is selected from each of the four blocks, and the selected word line is refreshed. Thus, power consumption is much reduced more than where a plurality of cell arrays are refreshed simultaneously.
(FR)L'invention concerne une mémoire semi-conducteur conçue pour réduire la consommation d'énergie durant la période de rafraîchissement mieux qu'une mémoire semi-conducteur classique. Un réseau de cellules (S0) est divisé en quatre blocs (B0-B03), et un autre réseau de cellules (S1), est également divisé en quatre blocs (B10-B13). Durant une période normale de lecture/écriture, un réseau de cellules est choisi par des données d'adresse pour caractériser une ligne mot, et un bloc du réseau de cellules choisi et une ligne mot sont sélectionnés dans ledit bloc. Pendant la période de rafraîchissement, l'autre réseau de cellules est sélectionné, et les quatre blocs du réseau de cellules choisi sont rafraîchis simultanément. C'est-à-dire qu'une ligne mot est choisie dans chacun des quatre blocs, et que cette ligne mot choisie est rafraîchie. Ainsi, la consommation d'énergie est bien plus réduite que lorsque plusieurs réseaux de cellules sont rafraîchis simultanément.
États désignés : CN, KR, US.
Office européen des brevets (OEB) (DE, FR, GB, IT).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)