WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002019129) PROCEDE ET APPAREIL DE CONNEXION DU RESEAU D'UN ORDINATEUR MASSIVEMENT PARALLELE A UN RESEAU DE MEMOIRE EN SERIE PAR BIT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/019129    N° de la demande internationale :    PCT/US2001/027047
Date de publication : 07.03.2002 Date de dépôt international : 31.08.2001
Demande présentée en vertu du Chapitre 2 :    12.03.2002    
CIB :
G06F 15/80 (2006.01)
Déposants : MICRON TECHNOLOGY, INC. [US/US]; 8000 S. Federal Way Boise, ID 83707-0006 (US)
Inventeurs : KIRSCH, Graham; (GB)
Mandataire : GREGORY, Donald, A.; Dickstein, Shapiro Morin & Oshinsky LLP 2101 L Street NW Washington, DC 20037-1526 (US)
Données relatives à la priorité :
09/652,003 31.08.2000 US
Titre (EN) METHOD AND APPARATUS FOR CONNECTING A MASSIVELY PARALLEL PROCESSOR ARRAY TO A MEMORY ARRAY IN A BIT SERIAL MANNER
(FR) PROCEDE ET APPAREIL DE CONNEXION DU RESEAU D'UN ORDINATEUR MASSIVEMENT PARALLELE A UN RESEAU DE MEMOIRE EN SERIE PAR BIT
Abrégé : front page image
(EN)A method and apparatus for connecting the processor array of an MPP array to a memory such that data conversion by software is not necessary, and the data can be directly stored in either a normal mode or vertical mode in the memory is disclosed. A connection circuit is provided in which multiple PEs share their connections to multiple data bits in the memory array. Each PE is associated with a plurality of memory buffer registers, which stores data read from (or to be written to) one or two memory data bits. In horizontal (normal) mode connection the memory bits are selected so that all the bits of a given byte are stored in the same PE, i.e., each set of buffer registers associated with a respective PE contains one byte as seen by an external device. In vertical (bit serial) mode, each set of buffer registers contains the successive bits at successive locations in the memory corresponding to that PEs position in the memory word. The selection is achieved utilizing a multiplexer on the input to the register and a pair of tri-state drivers which drive each data line.
(FR)L'invention concerne un procédé et un appareil de connexion du réseau d'un ordinateur massivement parallèle (MPP) à une mémoire sans nécessité de convertir les données à l'aide d'un logiciel, celles-ci pouvant être directement stockées dans la mémoire soit en mode normal, soit en mode vertical. Un circuit de connexion comprend de multiples éléments de traitement partageant leurs connexions à de multiples bits de données du réseau de mémoire. Chaque élément de traitement est associé à plusieurs registres tampons de mémoire de stockage des données lues dans (ou destinées à être écrites dans) un ou deux bits de données de mémoire. Dans une connexion en mode horizontal (normal), les bits de mémoire sont sélectionnés de manière que tous les bits d'un octet donné soient stockés dans le même élément de traitement, c'est-à-dire que chaque ensemble de registres tampons associés à un élément de traitement correspondant contient un octet tel que visualisé par un dispositif externe. En mode vertical (en série), chaque ensemble de registres tampons contient les bits successifs à des emplacements successifs de la mémoire correspondant à la position de l'élément de traitement dans le mot mémoire. La sélection s'effectue à l'aide d'un multiplexeur sur l'entrée du registre et une paire de pilotes à trois états commandant chaque ligne de données.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)