WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002019099) PROCEDE ET DISPOSITIF POUR L'EXECUTION SIMULTANEE, PAR UNE ARCHITECTURE DE JEU D'INSTRUCTIONS, D'INSTRUCTIONS SECONDAIRES DE TRAITEMENT DE SIGNAUX NUMERIQUES, DE TYPE PRIMAIRE ET EN DOUBLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/019099    N° de la demande internationale :    PCT/US2001/025905
Date de publication : 07.03.2002 Date de dépôt international : 16.08.2001
Demande présentée en vertu du Chapitre 2 :    11.02.2002    
CIB :
G06F 9/30 (2006.01), G06F 9/38 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, CA 95052 (US)
Inventeurs : GANAPATHY, Kumar; (US).
KANAPATHIPILLAI, Ruban; (US)
Mandataire : ALFORD, William, E.; Blakely, Sokoloff, Taylor & Zafman 12400 Wilshire Boulevard, 7th Floor Los Angeles, CA 90025-1026 (US)
Données relatives à la priorité :
09/652,100 30.08.2000 US
Titre (EN) METHOD AND APPARATUS FOR INSTRUCTION SET ARCHITECTURE TO PERFORM PRIMARY AND SHADOW DIGITAL SIGNAL PROCESSING SUB-INSTRUCTIONS SIMULTANEOUSLY
(FR) PROCEDE ET DISPOSITIF POUR L'EXECUTION SIMULTANEE, PAR UNE ARCHITECTURE DE JEU D'INSTRUCTIONS, D'INSTRUCTIONS SECONDAIRES DE TRAITEMENT DE SIGNAUX NUMERIQUES, DE TYPE PRIMAIRE ET EN DOUBLE
Abrégé : front page image
(EN)A single DSP instruction includes a pair of sub-instructions: primary DSP sub-instruction and a shadow DSP sub-instruction. The two sub-instructions are dyadic DSP instructions performing two operations in one cycle. The DSP operations include a multiply instruction (MULT), an addition instruction (ADD), a minimize/maximize instruction (MIN/MAX), and a no operation (NOP). Each signal processing unit includes a primary stage to execute a primary sub-instruction based on current data and a shadow stage to simultaneously execute a shadow DSP sub-instruction based on delayed data stored within registers in signal processing units. Control logic is used to control shadow selectors to select delayed data. The system executed DSP instrucitions by simultaneously executing primary DSP sub-instructions based on current data and shadow DSP sub-instructions based on delayed data with single DSP instruction thereby performing four operations per single instruction.
(FR)L'invention concerne une instruction unique de traitement numérique des signaux (DSP) comportant une paire de sous-instructions: sous-instruction DSP primaire et sous-instruction DSP en double. Les deux sous-instructions sont des instructions DSP dyadiques accomplissant deux opérations en un cycle. Les opérations DSP comprennent les instructions suivantes: multiplication (MULT), addition (ADD), minimum/maximum (MIN/MAX), et absence d'opération (NOP). Chaque unité de traitement comporte un étage primaire pour l'exécution de sous instruction primaire et un étage en double pour l'exécution simultanée de sous-instruction DSP en double reposant sur des données retardées enregistrées dans les registres des unités de traitement. On utilise une logique de contrôle pour contrôler les sélecteurs en double dans la sélection des données retardées. Les instructions DSP exécutées par le système, reposant sur l'exécution simultanée de sous-instruction DSP primaire (données en cours) et de sous-instruction DSP en double (données retardées), sous la forme d'une instruction DSP unique, permettent ainsi d'accomplir quatre opérations par instruction unique.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)