WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002015283) TRANSISTORS METAL SULFURE-OXYDE SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/015283    N° de la demande internationale :    PCT/US2001/025161
Date de publication : 21.02.2002 Date de dépôt international : 10.08.2001
Demande présentée en vertu du Chapitre 2 :    28.02.2002    
CIB :
H01L 31/0328 (2006.01)
Déposants : BRADDOCK , Walter, David, IV [US/US]; (US)
Inventeurs : BRADDOCK , Walter, David, IV; (US)
Mandataire : BRADDOCK, Christopher, T.; 217 East Seventh Avenue, Denver, CO 80203 (US)
Données relatives à la priorité :
09/638,384 12.08.2000 US (Priority Withdrawn 29.01.2003)
Titre (EN) METAL SULFIDE-OXIDE SEMICONDUCTOR TRANSISTOR DEVICES
(FR) TRANSISTORS METAL SULFURE-OXYDE SEMI-CONDUCTEUR
Abrégé : front page image
(EN)A self-aligned enhancement mode metal-sulfide-oxide-compound semiconductor FET transistor (10) includes a lower sulfide layer that is a mixture of GaS, GaS3, and other gallium sulfide compounds (30) and a second insulating layer positioned above a gallium sulphur layer (14), together positioned on upper surface of III-IV compound semiconductor wafer structure (13). The gallium sulfide-oxide gate insulating structure and underlying compound GaS layer (15) meet in an atomically abrupt interface. The insulating layer on the gallium sulphur layer is composed of gallium oxygen and at least one rare earth element. A refractory metal gate electrode layer (17) is on the upper surface of the second insulating layer. Self-aligned source and drain areas, and source and drain contacts (19, 20) are positioned on the drain areas (21, 22) of the device. Multiple devices are then utilized in concert to form an integrated circuit.
(FR)L'invention concerne un transistor métal sulfure-oxyde semi-conducteur à mode d'enrichissement et à grille auto-alignée (10) comprenant une couche de sulfure inférieur qui est un mélange de Ga2S, Ga2S3 et d'autres composés de sulfure de gallium (30), et une seconde couche isolante disposée immédiatement sur la couche de soufre de gallium, ces deux couches étant disposées sur la surface supérieure (14) d'une structure de plaquette de semi-conducteurs à base de composé III-V (13). La couche composée inférieure de sulfure de gallium et la seconde couche isolante forment une structure d'isolation de grille à base de sulfure-oxyde de gallium. Cette structure d'isolation de grille et la couche sous-jacente d'arséniure de gallium de semi-conducteur composé (15) rejoignent une interface abrupte du point de vue atomique au niveau de sa surface avec la structure de plaquettes de semi-conducteur composé (14). La couche initiale essentiellement composée de soufre de gallium permet de passiver et de protéger la surface du semi-conducteur composé sous-jacent de la seconde couche isolante de sulfure. La couche isolante déposée sur la couche de soufre de gallium est composée d'oxygène de gallium et d'au moins une couche élémentaire de terres rares déposée de sorte qu'elle soit hautement isolante. Une couche d'électrode de commande en métal réfractaire (17) est disposée sur la surface supérieure (18) de la seconde couche isolante de sulfure. Le métal réfractaire est stable sur la seconde couche isolante d'oxyde à une température élevée. Des zones de source et de drain auto-alignées et des contacts de source et de drain (19, 20) sont disposées sur les zones de source et de drain (21, 22) du dispositif. Plusieurs dispositifs sont ensuite disposés à proximité et les isolateurs et les couches métalliques d'interconnexion appropriés sont utilisés conjointement avec les autres éléments de circuit passifs afin de former une structure de circuits intégrés.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)