WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
1. (WO2002015195) PROCEDE ET DISPOSITIF PERMETTANT DE COMMANDER UNE FENETRE DE LECTURE ET DE VALIDATION D'UN DISPOSITIF A MEMOIRE SYNCHRONE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2002/015195 N° de la demande internationale : PCT/IB2001/001782
Date de publication : 21.02.2002 Date de dépôt international : 09.08.2001
Demande présentée en vertu du Chapitre 2 : 08.03.2002
CIB :
G11C 7/10 (2006.01) ,G11C 11/4076 (2006.01) ,G11C 11/4093 (2006.01) ,G11C 11/4096 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
7
Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique
10
Dispositions d'interface d'entrée/sortie (E/S, I/O) de données, p.ex. circuits de commande E/S de données, mémoires tampon de données E/S
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
11
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
21
utilisant des éléments électriques
34
utilisant des dispositifs à semi-conducteurs
40
utilisant des transistors
401
formant des cellules nécessitant un rafraîchissement ou une régénération de la charge, c. à d. cellules dynamiques
4063
Circuits auxiliaires, p.ex. pour l'adressage, le décodage, la commande, l'écriture, la lecture ou la synchronisation
407
pour des cellules de mémoire du type à effet de champ
4076
Circuits de synchronisation
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
11
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
21
utilisant des éléments électriques
34
utilisant des dispositifs à semi-conducteurs
40
utilisant des transistors
401
formant des cellules nécessitant un rafraîchissement ou une régénération de la charge, c. à d. cellules dynamiques
4063
Circuits auxiliaires, p.ex. pour l'adressage, le décodage, la commande, l'écriture, la lecture ou la synchronisation
407
pour des cellules de mémoire du type à effet de champ
409
Circuits de lecture-écriture (R-W)
4093
Dispositions d'interface d'entrée/sortie (E/S, I/O) de données, p.ex. mémoires tampon de données
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
11
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
21
utilisant des éléments électriques
34
utilisant des dispositifs à semi-conducteurs
40
utilisant des transistors
401
formant des cellules nécessitant un rafraîchissement ou une régénération de la charge, c. à d. cellules dynamiques
4063
Circuits auxiliaires, p.ex. pour l'adressage, le décodage, la commande, l'écriture, la lecture ou la synchronisation
407
pour des cellules de mémoire du type à effet de champ
409
Circuits de lecture-écriture (R-W)
4096
Circuits de commande ou de gestion d'entrée/sortie (E/S, I/O) de données, p.ex. circuits pour la lecture ou l'écriture, circuits d'attaque d'entrée/sortie, commutateurs de lignes de bits
Déposants : RAMBUS, INC.[US/US]; 4440 El Camino Real Los Altos, CA 94022, US
Inventeurs : WARE, Frederick, A.; US
Mandataire : FRANCISSEN, Vernon, W.; McDonnel, Boehnen, Hulbert & Berghoff 300 South Wacker Drive Suite 3200 Chicago, IL 60606, US
DUDEK, Monika; McDonnell Boehnen Hulbert & Berghoff Suite 3200 300 South Wacker Drive Chicago, IL 60606, US
Données relatives à la priorité :
09/638,56214.08.2000US
Titre (EN) METHOD AND APPARATUS FOR CONTROLLING A READ VALID WINDOW OF A SYNCHRONOUS MEMORY DEVICE
(FR) PROCEDE ET DISPOSITIF PERMETTANT DE COMMANDER UNE FENETRE DE LECTURE ET DE VALIDATION D'UN DISPOSITIF A MEMOIRE SYNCHRONE
Abrégé :
(EN) A method and apparatus are shown for increasing a propagation delay that may be tolerated between a memory controller and a memory device. The present invention provides for selection between two data paths for each word, where a first data path latches the data word from a DQS domain on a falling edge of a CLK0 domain and a second data patch latches the data word from the DQS domain on a rising edge of the CLK0 domain. Selection of the first data path permits larger relative propagation delays between the controller and memory to be accommodated without loss of data. Further, multi-cycle source synchronous timing logic may be employed that provides for the capture of data words on rising and falling edges of successive cycles o the DQS domain and storage for an additional cycle of the DQS domain to extend the period of time that each data word from the DQS domain is available and valid for the CLK0 domain. Selection of the first data path may also be used to accommodate shorter relative propagation delays between the controller and memory without loss of data when the propagation delay is short enough that the data from the memory is valid in advance of a first falling edge of the CLK0 domain by a margin that is at least a set-up time interval for the controller.
(FR) L'invention concerne un procédé et un dispositif permettant d'augmenter le temps de propagation admis entre un dispositif de commande mémoire et un dispositif à mémoire. Le procédé décrit dans la présente invention consiste à choisir entre deux chemins de données pour chaque mot: un premier chemin de données verrouillant le mot de donnée provenant d'un domaine DQS sur un front descendant d'un domaine CLK0 et un second chemin de données verrouillant le mot de donnée provenant du domaine DQS sur un front montant du domaine CLK0. La sélection du premier chemin de données permet de régler des temps de propagation relative plus grands entre le dispositif de commande et la mémoire, sans perte de données. En outre, une logique de temporisation synchrone source à cycles multiples peut être utilisée pour permettre la capture des mots de donnée sur les fronts montants et descendants des cycles successifs du domaine DQS, ainsi que le stockage d'un cycle supplémentaire du domaine DQS pour allonger le laps de temps dont dispose chacun des mots de données provenant du domaine DQS et qui convient au domaine CLK0. La sélection du premier chemin de données peut également être utilisée pour adapter des temps de propagation relative plus courts entre le dispositif de commande et la mémoire, sans perte de données, lorsque le temps de propagation est suffisamment court pour que les données transmises par la mémoire soient valables avant un premier front descendant du domaine CLK0, de l'ordre d'une marge qui représente au moins un intervalle temporel réglé pou le dispositif de commande.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)