WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002015186) PROCEDE ET ARRANGEMENT DE DISSIMULATION DES ERREURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2002/015186 N° de la demande internationale : PCT/EP2001/008814
Date de publication : 21.02.2002 Date de dépôt international : 31.07.2001
CIB :
G11B 20/10 (2006.01) ,G11B 20/18 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V.[NL/NL]; Groenewoudseweg 1 NL-5621 BA Eindhoven, NL
Inventeurs : REEFMAN, Derk; NL
BRUEKERS, Alphons, A., M., L.; NL
Mandataire : SCHOENMAKER, Maarten; INTERNATIONAAL OCTROOIBUREAU B.V. Prof Holstlaan 6 NL-5656 AA Eindhoven, NL
Données relatives à la priorité :
00202832.211.08.2000EP
Titre (EN) METHOD AND ARRANGEMENT FOR CONCEALING ERRORS
(FR) PROCEDE ET ARRANGEMENT DE DISSIMULATION DES ERREURS
Abrégé : front page image
(EN) A method of concealing errors in a single bit bitstream x(n) comprises low pass filtering (F) the bitstream, replacing the low pass filtered signal during an error (EF) by a low frequency approximation (J) of the signal u(n) and subsequently converting the signal by a $m(S)$g(D)-modulator (SO) into a regenerated single bit bitstream y(n). During the absence of an error the original bitstream x(n) may be outputted and during an error the regenerated bitstream y(n), which is obtained from a $g(S)$g(D)-modulator (SD), which is bit-synchronized (SU) to the original bitstream x(n).
(FR) L'invention concerne un procédé de dissimulation des erreurs dans un flux binaire monobit x (n), consistant à effectuer un filtrage passe-bas (F) du flux binaire, à remplacer le signal filtré lors de la détection d'une erreur (EF) par une approximation basse fréquence (J) du signal u (n), et à convertir par la suite le signal à l'aide d'un modulateur $m(S)$g(D) (SD) en flux binaire monobit régénéré y (n). Lorsqu'il n'apparaît aucune erreur, le flux binaire de départ x (n) est produit, et lorsqu'une erreur apparaît, le flux binaire régénéré y (n), obtenu à partir du modulateur $g(S)$g(D) (SD), est produit par synchronisation binaire (SU) avec le flux binaire de départ x (n).
États désignés : CN, JP, KR
Office européen des brevets (OEB (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)