WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002015021) SYSTEME ET PROCEDE DE GESTION DE SEMAPHORES ET D'OPERATIONS ATOMIQUES DANS UN MULTIPROCESSEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/015021    N° de la demande internationale :    PCT/US2001/008597
Date de publication : 21.02.2002 Date de dépôt international : 16.03.2001
Demande présentée en vertu du Chapitre 2 :    31.01.2002    
CIB :
G06F 15/173 (2006.01)
Déposants : SRC COMPUTERS, INC. [US/US]; 4240 N. Nevada Avenue Colorado Springs, CO 80907 (US)
Inventeurs : PARKS, David; (US)
Mandataire : BURTON, Carol, W.; Holland & Hartson LLP 1200 17th Street Suite 1500 Denver, CO 80202 (US)
Données relatives à la priorité :
09/638,365 15.08.2000 US
Titre (EN) SYSTEM AND METHOD FOR SEMAPHORE AND ATOMIC OPERATION MANAGEMENT IN A MULTIPROCESSOR
(FR) SYSTEME ET PROCEDE DE GESTION DE SEMAPHORES ET D'OPERATIONS ATOMIQUES DANS UN MULTIPROCESSEUR
Abrégé : front page image
(EN)A method and apparatus including a plurality of data processing units. A plurality of memory banks having a shared address space are coupled to the processors by a crossbar coupling to enable reading and writing data between the processors to enable cache coherency messages to be transmitted from the memory to the processors. A plurality of semaphore registers are implemented with the shared address space of the memory banks wherein the semaphore registers are accessible by the processors throught eh crossbar coupling.
(FR)L'invention concerne un procédé et un dispositif comprenant une pluralité d'unités de traitement de données. Un pluralité de blocs de mémoire partageant un même espace adresse sont couplés aux processeurs par un couplage crossbar pour permettre la lecture et l'écriture de données entre les processeurs et les blocs de mémoire. Un réseau unidirectionnel couple les blocs de mémoire et les processeurs afin de permettre la transmission de messages de cohérence de caches entre la mémoire et les processeurs. Une pluralité de registres de sémaphores sont mis en oeuvre dans l'espace adresse partagé des blocs de mémoire, les registres de sémaphores étant accessibles par les processeurs par l'intermédiaire du couplage crossbar.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)