WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le samedi 18.08.2018 à 09:00 CEST
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002011199) CIRCUIT DE CORRECTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2002/011199 N° de la demande internationale : PCT/EP2001/008669
Date de publication : 07.02.2002 Date de dépôt international : 26.07.2001
Demande présentée en vertu du Chapitre 2 : 28.02.2002
CIB :
H01L 21/761 (2006.01) ,H01L 27/02 (2006.01) ,H01L 27/06 (2006.01)
Déposants : FERIANZ, Thomas[AT/AT]; AT (UsOnly)
INFINEON TECHNOLOGIES AG[DE/DE]; St.-Martin-Strasse 53 81669 München, DE (AllExceptUS)
Inventeurs : FERIANZ, Thomas; AT
Mandataire : CHARLES, Glyndwr; Patentanwälte Reinhard, Skuhra, Weise & Partner GbR Friedrichstrasse 31 80801 München, DE
Données relatives à la priorité :
100 37 452.201.08.2000DE
Titre (EN) COMPENSATION CIRCUIT
(FR) CIRCUIT DE CORRECTION
(DE) NACHFÜHRSCHALTUNG
Abrégé : front page image
(EN) The invention relates to a compensation circuit for compensating the voltage potential of an isolation well for isolating an integrated transistor (1) that is embedded in said isolation well. The voltage potential of the isolation well is compensated depending on a signal voltage emitted from the integrated transistor (1) in such a way that the voltage differential between the emitted signal voltage and the compensated voltage potential is lower than a predetermined breakdown voltage (UDA) between the integrated transistor (1) and the isolation well.
(FR) L'invention concerne un circuit de correction permettant de corriger le potentiel de tension d'une cuve d'isolation destinée à l'isolation d'un transistor (1) intégré enrobé dans la cuve d'isolation. Le potentiel de tension de la cuve d'isolation est corrigé en fonction d'une tension de signal émise par le transistor intégré (1) de telle façon que la différence de tension entre la tension de signal émise et le potentiel de tension corrigé soit inférieure à une tension de claquage (UDA) donnée entre le transistor intégré (1) et la cuve d'isolation.
(DE) Nachführschaltung zur Nachführung des Spannungspotentials einer Isolationswanne zur Isolation eines in der Isolationswanne eingebetteten integrierten Transistors (1), wobei das Spannungspotential der Isolationswanne in Abhängigkeit von einer von dem integrierten Transistor (1) abgegebenen Signalspannung derart nachgeführt wird, dass die Spannungsdifferenz zwischen der abgegebenen Signalspannung und dem nachgeführten Spannungspotential niedriger ist als eine vorgegebenen Durchbruchspannung (UDA) zwischen dem integrierten Transistor (1) und der Isolationswanne.
États désignés : JP, US
Office européen des brevets (OEB (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)