WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
1. (WO2002011148) MEMOIRE FLASH SYNCHRONE A SORTIE EN RAFALE D'INDICATEUR D'ETAT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2002/011148 N° de la demande internationale : PCT/US2001/023695
Date de publication : 07.02.2002 Date de dépôt international : 27.07.2001
Demande présentée en vertu du Chapitre 2 : 20.02.2002
CIB :
G11C 7/10 (2006.01) ,G11C 16/20 (2006.01) ,G11C 16/22 (2006.01) ,G11C 16/26 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
7
Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique
10
Dispositions d'interface d'entrée/sortie (E/S, I/O) de données, p.ex. circuits de commande E/S de données, mémoires tampon de données E/S
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
16
Mémoires mortes programmables effaçables
02
programmables électriquement
06
Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire
10
Circuits de programmation ou d'entrée de données
20
Initialisation; Présélection de données; Identification de puces
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
16
Mémoires mortes programmables effaçables
02
programmables électriquement
06
Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire
22
Circuits de sécurité ou de protection pour empêcher l'accès non autorisé ou accidentel aux cellules de mémoire
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
16
Mémoires mortes programmables effaçables
02
programmables électriquement
06
Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire
26
Circuits de détection ou de lecture; Circuits de sortie de données
Déposants : MICRON TECHNOLOGY, INC.[US/US]; 8000 South Federal Way Boise, ID 83716, US
Inventeurs : ROOHPARVAR, Frankie, F.; US
Mandataire : SLIFER, Russell, D.; Fogg, Slifer & Polglaze, P.A. P.O. Box 581009 Minneapolis, MN 55458-1009, US
Données relatives à la priorité :
09/626,19028.07.2000US
Titre (EN) SYNCHRONOUS FLASH MEMORY WITH STATUS BURST OUTPUT
(FR) MEMOIRE FLASH SYNCHRONE A SORTIE EN RAFALE D'INDICATEUR D'ETAT
Abrégé :
(EN) A synchronous flash memory includes an array of non-volatile memory cells. The memory array is arranged in rows and columns, and can be further arranged in addressable blocks. Data communication connections are used for bi-directional data communication with an external device(s), such as a processor or other memory controller. The memory can output data from storage registers on the data communication connections during a series of clock cycles to provide a burst of register data. The memory can also provide the register data in accordance to a defined clock latency value. The register data can include status data, operating setting data, manufacture identification, and memory device identification.
(FR) L'invention se rapporte à une mémoire flash synchrone comportant un ensemble de cellules de mémoire non volatile. Cet ensemble mémoire est agencé en lignes et colonnes et il peut par ailleurs être agencé en blocs adressables. Des connexions de communication de données sont mises en oeuvre pour la communication de données bidirectionnelle avec un ou plusieurs dispositifs externes, du type unité de traitement ou autre unité de commande de mémoire. La mémoire peut transmettre des données provenant des registres de stockage, sur les connexions de communication de données, pendant une série de cycles d'horloge de manière à délivrer une rafale de données de registres. La mémoire peut également fournir les données de registres conformément à une valeur définie de retard d'horloge. Les données de registres peuvent comporter des données d'état, des données de définition du fonctionnement, une identification de la fabrication et une identification du dispositif mémoire.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)