WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002009186) TRANSISTOR A EFFET DE CHAMP
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/009186    N° de la demande internationale :    PCT/US2001/022677
Date de publication : 31.01.2002 Date de dépôt international : 19.07.2001
CIB :
H01L 21/20 (2006.01), H01L 21/338 (2006.01)
Déposants : MOTOROLA, INC. [US/US]; 1303 East Algonquin Road Schaumburg, IL 60196 (US)
Inventeurs : EISENBEISER, Kurt; (US).
PRENDERGAST, James, E.; (US).
RAMDANI, Jamal; (US).
00MS, William, Jay; (US).
DROOPAD, Ravindranath; (US)
Mandataire : WUAMETT, Jennifer, B.; Motorola, Inc. Intellectual Property Dept. AZ 11/56-238 3102 North 56th Street Phoenix, AZ 85018 (US)
Données relatives à la priorité :
09/625,100 24.07.2000 US
Titre (EN) FIELD EFFECT TRANSISTOR
(FR) TRANSISTOR A EFFET DE CHAMP
Abrégé : front page image
(EN)High quality epitaxial layers of compound semiconductor materials (26) can be grown overlying large silicon wafers (22) by first growing an accommodating buffer layer (24) on a silicon wafer. The accommodating buffer layer is a layer of monocrystalline oxide spaced apart from the silicon wafer by an amorphous interface layer of silicon oxide. The amorphous interface layer (28) dissipates strain and permits the growth of a high quality monocrystalline oxide accommodating buffer layer. Any lattice mismatch between the accommodating buffer layer and the underlying silicon substrate is taken care of by the amorphous interface layer.
(FR)Dans cette invention, on peut faire croître des couches épitaxiales de haute qualité de matériaux semiconducteurs composés (26) sur de grandes plaquettes de silicium (22) par formation préalable d'une couche intermédiaire d'adaptation (24) sur une plaquette de silicium. Cette couche intermédiaire d'adaptation est une couche d'oxyde monocristallin séparée de la plaquette de silicium par une couche d'interface amorphe d'oxyde de silicium. Cette couche d'interface amorphe (28) dissipe la contrainte et permet la croissance d'une couche intermédiaire d'adaptation d'oxyde monocristallin de haute qualité. Toute inégalité des paramètres de maille entre la couche intermédiaire d'adaptation et le substrat de silicium sous-jacent est prise en charge par la couche d'interface amorphe.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)