WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002009177) MOSFET D'ALIMENTATION ET PROCEDE DE COMPOSITION DE CE DERNIER AU MOYEN D'UN IMPLANT DE CORPS AUTOALIGNE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/009177    N° de la demande internationale :    PCT/US2001/022575
Date de publication : 31.01.2002 Date de dépôt international : 18.07.2001
Demande présentée en vertu du Chapitre 2 :    15.02.2002    
CIB :
H01L 21/336 (2006.01), H01L 29/10 (2006.01), H01L 29/417 (2006.01), H01L 29/423 (2006.01), H01L 29/78 (2006.01)
Déposants : FAIRCHILD SEMICONDUCTOR CORPORATION [US/US]; 82 Running Hill Road South Portland, ME 04106 (US) (Tous Sauf US).
ZENG, Jun [CN/US]; (US) (US Seulement)
Inventeurs : ZENG, Jun; (US)
Mandataire : REGAN, Christopher, F.; Allen, Dyer, Doppelt, Milbrath & Gilchrist, P.A. 255 South Orange Avenue, Suite 1401 P.O. Box 3791 Orlando, FL 32802-3791 (US)
Données relatives à la priorité :
60/219,858 20.07.2000 US
09/844,347 27.04.2001 US
Titre (EN) POWER MOSFET AND METHOD FOR FORMING SAME USING A SELF-ALIGNED BODY IMPLANT
(FR) MOSFET D'ALIMENTATION ET PROCEDE DE COMPOSITION DE CE DERNIER AU MOYEN D'UN IMPLANT DE CORPS AUTOALIGNE
Abrégé : front page image
(EN)A method for making a power MOSFET includes forming a trench in a semiconductor layer, forming a gate dieletric layer lining the trench, forming a gate conducting layer in a lower portion of the trench, and forming a dielectric layer to fill an upper portion of the trench. Portions of the semiconductor layer laterally adjacent the dielectric layer are removed so that an upper portion thereof extends outwardly from the semiconductor layer. Spacers are formed laterally adjacent the outwardly extending upper portion of the dielectric layer, the spacers are used as a self-aligned mask for defining source/body contact regions.
(FR)L'invention concerne un procédé de fabrication d'un MOSFET d'alimentation consistant à former une tranchée dans une couche semi-conductrice, à réaliser une couche diélectrique de porte alignée avec la tranchée, créer une couche conductrice de porte dans une partie inférieure de la tranchée, et enfin à composer une couche diélectrique en vue de remplir une partie supérieure de la tranchée. Certaines parties de la couche semi-conductrice latéralement adjacentes à la couche diélectrique sont retirées de manière à ce qu'une partie supérieure de ladite couche soit orientée vers l'extérieur depuis la couche semi-conductrice. Des éléments d'espacement sont également formés latéralement adjacents à la partie supérieure orientée vers l'extérieur, les éléments d'espacement servent de masque autoaligné afin de définir des zones de contact corps/source.
États désignés : AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)