WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le samedi 18.08.2018 à 09:00 CEST
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002005285) ARCHITECTURE DE MEMOIRE FLASH METTANT EN OEUVRE DES BANQUES DE MEMOIRE FLASH MULTIPLES PROGRAMMABLES SIMULTANEMENT QUI SONT HOTE COMPATIBLES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2002/005285 N° de la demande internationale : PCT/US2001/040768
Date de publication : 17.01.2002 Date de dépôt international : 17.05.2001
Demande présentée en vertu du Chapitre 2 : 06.02.2002
CIB :
G11C 8/12 (2006.01) ,G11C 16/32 (2006.01)
Déposants : LEXAR MEDIA, INC.[US/US]; 47421 Bayside Parkway Fremont, CA 94538, US
Inventeurs : ESTAKHRI, Petro; US
Mandataire : HAVERSTOCK, Thomas, B. ; Haverstock & Owens LLP 162 North Wolfe Road Sunnyvale, CA 94086, US
Données relatives à la priorité :
09/611,67607.07.2000US
Titre (EN) FLASH MEMORY ARCHITECTURE IMPLEMENTING SIMULTANEOUSLY PROGRAMMABLE MULTIPLE FLASH MEMORY BANKS THAT ARE HOST COMPATIBLE
(FR) ARCHITECTURE DE MEMOIRE FLASH METTANT EN OEUVRE DES BANQUES DE MEMOIRE FLASH MULTIPLES PROGRAMMABLES SIMULTANEMENT QUI SONT HOTE COMPATIBLES
Abrégé : front page image
(EN) A Flash Memory Unit comprises a plurality of memory banks capable of simultaneously programming a plurality of pages into a plurality of data blocks within the respective memory banks. On start up, the Flash Memory System sends a signal to a Host. If the Host fails to respond, the Flash Memory Unit determines that the Host is a standard Host and stores data one page at a time. If the Host responds with a proper signal, the Flash Memory Unit determines that the Host is a high performance Host and stores multiple pages of data simultaneously. The high performance Host is configured to select identical LBA offsets from a plurality of Virtual Logical Blocks of User Data, and send the data defined by these Logical Block Addresses to the Flash Memory Unit for storage. The plurality of Logical Blocks of data are respectively transmitted to a plurality of RAM Data Registers, and simultaneously programmed into their respective memory banks. In sequential steps of programming, data defined by consecutive Logical Block Addresses are stored in Physical Pages defined by consecutive Physical Block Addresses. Data stored by a high performance Host is therefore retrievable by a standard Host.
(FR) Unité de mémoire flash comprenant une pluralité de banques de mémoire capables de programmer simultanément une pluralité de pages dans une pluralité de blocs de données, à l'intérieur de banques de données respectives. Au démarrage, le système de mémoire flash envoie un signal à un hôte. Si l'hôte ne répond pas, l'unité de mémoire flash détermine que l'hôte est un hôte standard et qu'il stocke les données page par page. Si l'hôte répond par un signal approprié, l'unité de mémoire flash détermine que l'hôte est un hôte haute performance et qu'il stocke de multiples pages de données simultanément. Cet hôte haute performance est conçu pour sélectionner des décalages d'adresses par blocs logiques (LBA) à partir d'une pluralité de blocs logiques virtuels de données d'utilisateurs, et envoie les données définies par ces adresses par blocs logiques à l'unité de mémoire flash pour stockage. La pluralité de blocs logiques de données sont transmis respectivement à une pluralité de registres de données RAM, et simultanément programmés dans leurs banques de mémoire respectives. Dans les étapes séquentielles de la programmation, les données définies par les adresses par blocs logiques consécutives sont stockées dans des pages physiques définies par les adresses par blocs physiques consécutives. Des données stockées par un hôte haute performance sont pour cette raison récupérables par un hôte standard.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)