WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002003266) PROCEDE DE CONCEPTION ET D'IMPLANTATION DE CIRCUITS INTEGRES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/003266    N° de la demande internationale :    PCT/US2001/021162
Date de publication : 10.01.2002 Date de dépôt international : 02.07.2001
Demande présentée en vertu du Chapitre 2 :    30.01.2002    
CIB :
G06F 17/50 (2006.01)
Déposants : INFINEON TECHNOLOGIES NORTH AMERICA CORP. [US/US]; 1730 North First Street San Jose, CA 95112-4508 (US)
Inventeurs : FRANKOWSKY, Gerd; (DE)
Mandataire : BRADEN, Stanton, C.; Siemens Corporation Intellectual Property Dept. 186 Wood Ave. South Iselin, NJ 08830 (US).
EPPING HERMANN & FISHER; Postfach 12 10 26 D-80034 München (DE)
Données relatives à la priorité :
09/608,542 30.06.2000 US
Titre (EN) METHOD FOR DESIGN AND LAYOUT OF INTEGRATED CIRCUITS
(FR) PROCEDE DE CONCEPTION ET D'IMPLANTATION DE CIRCUITS INTEGRES
Abrégé : front page image
(EN)A method, which improves the design, layout, and performance of a very large scale integrated circuit (VLSI) having a plurality of blocks and having parasitic elements, includes initially designing each of the blocks in separate parallel efforts; initially simulating each block design; and making extractions of parasitic elements identified in each block and storing the information thus obtained in a database common to all blocks. The method further includes back annotating the parasitic extractions on a continual basis to each of the blocks to benefit the initial design, simulation, and subsequent steps; making a layout with parasitic extractions for each block design after successful simulation thereof; making a full chip layout with parasitic extraction; and simulating with back annotation of parasitic elements the full chip layout to optimize the design thereof.
(FR)Procédé servant à améliorer la conception, l'implantation et la capacité d'un circuit intégré à très grande échelle (VLSI) possédant une pluralité de blocs et comportant des éléments parasites, ce qui consiste initialement à concevoir chacun des blocs de façon séparée et parallèle, à simuler chaque conception de bloc et à extraire des éléments parasites identifiés dans chaque bloc, puis à mémoriser les informations obtenues dans une base de données commune à la totalité des blocs. Ce procédé consiste, de plus, à reporter la notation des extractions parasites sur une base continue pour chacun des blocs afin de tirer avantage de la conception initiale, de la simulation et des étapes suivantes, à élaborer une implantation comportant des extractions parasites pour chaque conception de bloc après la simulation réussie de ce dernier, à réaliser une implantation totale de puce avec extraction parasite et à simuler au moyen de l'annotation des éléments parasites, l'implantation totale de la puce afin d'en optimiser la conception.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)