WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2002001568) MEMOIRE VIVE DYNAMIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2002/001568    N° de la demande internationale :    PCT/US2001/020406
Date de publication : 03.01.2002 Date de dépôt international : 26.06.2001
Demande présentée en vertu du Chapitre 2 :    25.01.2002    
CIB :
G11C 11/4097 (2006.01), H01L 21/8242 (2006.01), H01L 27/108 (2006.01)
Déposants : INFINEON TECHNOLOGIES NORTH AMERICA CORP. [US/US]; 1730 North First Street, San Jose, CA 95112-4508 (US)
Inventeurs : KUNKEL, Gerhard; (DE).
BUTT, Shahid; (US)
Mandataire : BRADEN, Stanton C.; Siemens Corporation, Intellectual Property Dept., 186 Wood Ave. South, Iselin, NJ 08830 (US).
EPPING HERMANN & FISCHER; Postfach 12 10 26, 80034 München (DE)
Données relatives à la priorité :
09/603,337 26.06.2000 US
Titre (EN) DYNAMIC RANDOM ACCESS MEMORY
(FR) MEMOIRE VIVE DYNAMIQUE
Abrégé : front page image
(EN)A dynamic random access memory is formed in a silicon chip in arrays of clusters, each of four cells in a single active area. Each active area is cross-shaped with vertical trenches at the four ends of the two crossbars. The central region of the active area where the two crossbars intersect serves as the common base region of the four transistors of the cluster. The top of the base region serves as a common drain for the four transistors and each transistor has a separate channel along the wall of its associated vertical trench that provides its storage capacitor. Each cluster includes a common bit line and four separate word-line contacts.
(FR)L'invention concerne une mémoire vive dynamique configurée sur une puce de silicium sous forme de rangées de groupes de cellules, chaque groupe regroupant quatre cellules dans une seule zone active. Chaque zone active a la forme d'une croix avec des tranchées verticales au niveau des quatre extrémités des deux barres transversales. La partie centrale de la zone active dans laquelle les deux barres transversales se recoupent sert de partie de base commune des quatre transistors du groupe. Le haut de la partie de base sert de drain commun pour les quatre transistors et chaque transistor possède un canal séparé le long de la paroi de sa tranchée verticale associée qui constitue son condensateur de mémorisation. Chaque groupe comprend une ligne de binaires commune et quatre contacts de lignes de mots séparés.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)