WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001078120) PROCEDE DE FORMATION DE TRAVERSEES DANS DU CARBURE DE SILICIUM, DISPOSITIFS ET CIRCUITS RESULTANTS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/078120    N° de la demande internationale :    PCT/US2001/010289
Date de publication : 18.10.2001 Date de dépôt international : 30.03.2001
Demande présentée en vertu du Chapitre 2 :    25.10.2001    
CIB :
H01L 21/04 (2006.01), H01L 21/768 (2006.01)
Déposants : CREE, INC. [US/US]; 4600 Silicon Drive Durham, NC 27703 (US) (Tous Sauf US).
RING, Zoltan [HU/US]; (US) (US Seulement)
Inventeurs : RING, Zoltan; (US)
Mandataire : SUMMA, Philip; Summa & Allan, P.A. Suite 200 11610 North Community House Road Charlotte, NC 28277 (US)
Données relatives à la priorité :
09/546,821 11.04.2000 US
Titre (EN) METHOD OF FORMING VIAS IN SILICON CARBIDE AND RESULTING DEVICES AND CIRCUITS
(FR) PROCEDE DE FORMATION DE TRAVERSEES DANS DU CARBURE DE SILICIUM, DISPOSITIFS ET CIRCUITS RESULTANTS
Abrégé : front page image
(EN)A method of fabricating an integrated circuit on a silicon carbide substrate is disclosed that eliminates wire bonding that can otherwise cause undesired inductance. The method includes fabricating a semiconductor device on a first surface of a silicon carbide substrate and with at least one metal contact for the device on the first surface of the substrate. The opposite, second surface of the substrate is then ground and polished until it is substantially transparent. The method then includes masking the polished second surface of the silicon carbide substrate to define a predetermined location for a via that is opposite the device metal contact on the first surface; etching the desired via through the desired masked location until the etch reaches the metal contact on the first surface; and metallizing the via to provide an electrical contact from the second surface of the substrate to the metal contact and to the device on the first surface of the substrate.
(FR)L'invention concerne un procédé de fabrication de circuit intégré dans un substrat de carbure de silicium éliminant le microcâblage qui peut engendrer une inductance parasite. On fabrique un dispositif à semiconducteur sur une première surface de substrat au carbure de silicium, avec au moins un contact métallique pour le dispositif sur la première surface. La seconde surface opposée est ensuite meulée et polie jusqu'à devenir sensiblement transparente. Ensuite, on masque cette surface pour définir un emplacement préétabli de traversée à l'opposé du contact métallique sur la première surface, on attaque la traversée à travers l'emplacement masqué jusqu'au contact métallique susmentionné, et on métallise ladite traversée pour assurer un contact électrique entre la seconde surface et le contact métallique, d'une part, et le dispositif sur la première surface, d'autre part.
États désignés : AE, AG, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)