WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le samedi 18.08.2018 à 09:00 CEST
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001076071) PROCEDE ET SYSTEME DE COMMANDE DE SIGNAUX CMOS HAUTE TENSION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2001/076071 N° de la demande internationale : PCT/US2001/007395
Date de publication : 11.10.2001 Date de dépôt international : 08.03.2001
CIB :
H03K 19/00 (2006.01) ,H03K 19/003 (2006.01)
Déposants : PHILIPS SEMICONDUCTORS, INC.[US/US]; 811 East Arques Avenue Sunnyvale, CA 94088, US (MC)
KONINKLIJKE PHILIPS ELECTRONICS N.V.[NL/NL]; Groenewoulseweg 1 NL-5621BA Eindhoven, NL (AT, BE, CH, CN, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, JP, KR, LU, NL, PT, SE, TR)
Inventeurs : MATTOS, Derwin, W.; US
APPOLD, Brian, M.; US
Mandataire : GALLENSON, Mavis ; Ladas & Parry 5670 Wilshire Blvd., Suite 2100 Los Angeles, CA 90036, US
Données relatives à la priorité :
09/539,28930.03.2000US
Titre (EN) HIGH VOLTAGE CMOS SIGNAL DRIVER SYSTEM AND METHOD
(FR) PROCEDE ET SYSTEME DE COMMANDE DE SIGNAUX CMOS HAUTE TENSION
Abrégé : front page image
(EN) The system and method facilitates the transmission of relatively high voltage signals via a thin oxide gate CMOS device without an excessivelydetrimental electric field build up across the thin oxide layers forming a gatein a CMOS device. The high voltage CMOS thin oxide gate system andmethod provides a degradation repression bias voltage signal to the thin oxide gate of the CMOS device. The degradation repression bias voltage signal establishes a differential voltage potential between the source and draincomponents of the thin oxide gate output CMOS device and the gate component of the thin oxide gate output CMOS device. The degradation repression bias voltage signal is maintained at a level that prevents that excessively detrimental electric field stresses are not induced in oxide layersthat form the thin oxide gate in the output CMOS device. The System and method does not require additional power supplies or reference voltages and does not cause the thin gate oxide device to dissipate additional power in a static (non-switching) state.
(FR) L'invention concerne un système et un procédé de transmission de signaux présentant une tension relativement élevée via un dispositif CMOS à oxyde de grille sans création d'un champ électrique excessivement nuisible dans les couches d'oxyde de grille constituant une grille dans un dispositif CMOS. Le procédé et le système CMOS à oxyde de grille haute tension permettent de fournir à l'oxyde de grille du dispositif CMOS, un signal de tension de polarisation indiquant la dégradation. Ce signal permet d'établir un potentiel de tension différentiel entre la source et les drains du dispositif de sortie CMOS à oxyde de grille et la grille de ce dernier. Le signal de tension de polarisation susmentionné est maintenu à un niveau empêchant que des contraintes de champs électriques excessivement nuisibles ne soient produites dans les couches d'oxyde constituant la grille d'oxyde dans le dispositif de sortie CMOS. Le système et le procédé ne nécessitent aucune alimentation électrique supplémentaire ou tensions de référence et ils n'entraînent pas la dissipation de courant supplémentaire par le dispositif à oxyde de grille dans un état statique (état de non-commutation).
États désignés : CN, JP, KR
Office européen des brevets (OEB (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)