WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001075979) TRANSISTOR DMOS LATERAL COMPATIBLE CMOS ET PROCEDE DE PRODUCTION D"UN TEL TRANSISTOR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/075979    N° de la demande internationale :    PCT/DE2001/001175
Date de publication : 11.10.2001 Date de dépôt international : 24.03.2001
Demande présentée en vertu du Chapitre 2 :    18.10.2001    
CIB :
H01L 21/336 (2006.01), H01L 29/10 (2006.01), H01L 29/78 (2006.01)
Déposants : IHP GMBH-INNOVATIONS FOR HIGH PERFORMANCE MICROELECTRONICS [DE/DE]; Institut für Innovative Mikroelektronik, Im Technologiepark 25, 15236 Frankfurt (Oder) (DE) (Tous Sauf US).
EHWALD, Karl-Ernst [DE/DE]; (DE) (US Seulement).
HEINEMANN, Bernd [DE/DE]; (DE) (US Seulement).
KNOLL, Dieter [DE/DE]; (DE) (US Seulement).
WINKLER, Wolfgang [DE/DE]; (DE) (US Seulement)
Inventeurs : EHWALD, Karl-Ernst; (DE).
HEINEMANN, Bernd; (DE).
KNOLL, Dieter; (DE).
WINKLER, Wolfgang; (DE)
Mandataire : EISENFÜHR, SPEISER & PARTNER; Pacelliallee 43/45, 14195 Berlin (DE)
Données relatives à la priorité :
100 04 387.9 31.03.2000 DE
100 63 135.5 18.12.2000 DE
Titre (DE) CMOS-KOMPATIBLER LATERALER DMOS-TRANSISTOR UND VERFAHREN ZUR HERSTELLUNG EINES DERARTIGEN TRANSISTORS
(EN) CMOS-COMPATIBLE LATERAL DMOS TRANSISTOR AND METHOD FOR PRODUCING SUCH A TRANSISTOR
(FR) TRANSISTOR DMOS LATERAL COMPATIBLE CMOS ET PROCEDE DE PRODUCTION D"UN TEL TRANSISTOR
Abrégé : front page image
(DE)Die Erfindung betrifft einen CMOS-kompatiblen lateralen DMOS-Transistor und ein Verfahren zur Herstellung eines derartigen Transistors. Aufgabe der Erfindung ist es, einen CMOS-kompatiblen DMOS-Transistor und ein Verfahren zur Herstellung eines derartigen Transistors vorzuschlagen, der durch eine geeignete Layoutgestaltung wahlweise für sehr hohe Drainspannungen oder für die Leistungsverstärkung bei sehr hohen Frequenzen ausgelegt werden kann und der mit geringem Zusatzaufwand im Vergleich zu einer üblichen sub-$g(m)m-Fertigungstechnologie für CMOS-Schaltkreise herstellbar ist. Ein Gate-Isolator des erfindungsgemäßen CMOS-kompatiblen lateralen DMOS-Transistors weist unter einem Steuergate im gesamten stromdurchflossenen (aktiven) Bereich eine einheitliche Dicke auf. Unter dem Steuergate ist eine die Transistorschwellspannung bestimmende oberflächennahe Zone mit erhöhter Dotierungskonzentration (Wellbereich) so angeordnet, dass sie die gesamte Fläche unter dem auf aktivem Gebiet liegenden Steuergate einnimmt und innerhalb eines sogenannten Driftraumes zwischen dem Steuergate und einem hochdotierten Draingebiet endet. Die gesamte Oberfläche des Driftraums ist von einer im Vergleich zum hochdotierten Draingebiet niedrig dotierten Zone vom Leitungstyp des Draingebietes (VLDD) bedeckt.
(EN)The invention relates to a CMOS-compatible lateral DMOS transistor and to a method for producing such a transistor. The aim of the invention is to provide a CMOS-compatible DMOS transistor that can be optionally designed for very high drain voltages or for the power amplification at very high frequencies by choosing the appropriate layout and that can be produced with little additional technical effort as compared to the conventional sub-$g(m)m production technology for CMOS circuits. To this end, a gate insulator of the inventive CMOS-compatible lateral DMOS transistor has a uniform thickness across the entire current-carrying (active) zone below a control gate. Below said control gate, a surface-near zone with increased dopant concentration (well region) that determines the transistor threshold voltage is disposed in such a manner that it occupies the entire area below the control gate disposed in the active zone and that it terminates within a so-called drift region between the control gate and a highly-doped drain region. The entire surface of the drift region is covered by a zone having the conductivity type of the drain region (VLDD) and being poorly doped as compared to the highly doped drain region.
(FR)L"invention concerne un transistor DMOS latéral compatible CMOS et un procédé de production d"un tel transistor. L"invention vise à créer un transistor DMOS latéral compatible CMOS et un procédé de production d"un tel transistor qui peut être conçu, au moyen d"une topologie appropriée, soit pour des tensions de drain très élevées soit pour l"amplification de puissance à des fréquences très élevées et qui peut être produit avec une faible complexité supplémentaire par rapport à la technologie de production submicronique classique pour les circuits CMOS. A cet effet, un isolant de grille du transistor DMOS latéral compatible CMOS selon l"invention présente une épaisseur constante sous une grille de commande dans l"ensemble de la zone (active) parcourue par le courant. Une zone proche de la surface (zone de puits), déterminant la tension de seuil du transistor et présentant une concentration de dopage accrue, est placée sous la grille de commande de sorte qu"elle occupe la totalité de la surface sous la grille de commande située sur la zone active et se termine à l"intérieur d"une zone de migration entre la grille de commande et une région de drain fortement dopée. L"ensemble de la surface de la zone de migration est recouverte d"une zone qui est faiblement dopée par rapport à la région de drain fortement dopée et qui présente le type de conductivité de la région de drain (VLDD).
États désignés : JP, US.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)