Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2001075896 - MEMOIRE FLASH A TEMPS D'ATTENTE CONSISTANT POUR OPERATIONS DE LECTURE

Numéro de publication WO/2001/075896
Date de publication 11.10.2001
N° de la demande internationale PCT/US2001/010040
Date du dépôt international 30.03.2001
Demande présentée en vertu du Chapitre 2 30.10.2001
CIB
G06F 13/16 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
14Traitement de demandes d'interconnexion ou de transfert
16pour l'accès au bus de mémoire
G06F 13/42 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
38Transfert d'informations, p.ex. sur un bus
42Protocole de transfert pour bus, p.ex. liaison; Synchronisation
G11C 7/10 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
7Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique
10Dispositions d'interface d'entrée/sortie de données, p.ex. circuits de commande E/S de données, mémoires tampon de données E/S
G11C 8/18 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
8Dispositions pour sélectionner une adresse dans une mémoire numérique
18Circuits de synchronisation ou d'horloge; Génération ou gestion de signaux de commande d'adresse, p.ex. pour des signaux d'échantillonnage d'adresse de ligne ou d'échantillonnage d'adresse de colonne
G11C 16/10 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
06Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire
10Circuits de programmation ou d'entrée de données
G11C 16/26 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
06Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire
26Circuits de détection ou de lecture; Circuits de sortie de données
CPC
G06F 13/1615
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
16for access to memory bus
1605based on arbitration
161with latency improvement
1615using a concurrent pipeline structrure
G06F 13/1668
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
16for access to memory bus
1668Details of memory controller
G06F 13/1694
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
16for access to memory bus
1668Details of memory controller
1694Configuration of memory controller to different memory types
G06F 13/4243
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38Information transfer, e.g. on bus
42Bus transfer protocol, e.g. handshake; Synchronisation
4204on a parallel bus
4234being a memory bus
4243with synchronous protocol
G11C 16/10
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
10Programming or data input circuits
G11C 16/26
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
26Sensing or reading circuits; Data output circuits
Déposants
  • MICRON TECHNOLOGY, INC. [US]/[US]
Inventeurs
  • ROOHPARVAR, Frankie, F.
Mandataires
  • SLIFER, Russell, D.
Données relatives à la priorité
09/567,73310.05.2000US
60/193,50630.03.2000US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) FLASH WITH CONSISTENT LATENCY FOR READ OPERATIONS
(FR) MEMOIRE FLASH A TEMPS D'ATTENTE CONSISTANT POUR OPERATIONS DE LECTURE
Abrégé
(EN)
A synchronous flash memory includes an array of non-volatile memory cells. The memory device has a package configuration that is compatible with an SDRAM. The memory device includes a pipelined buffer with selectable propagation paths to route data from the input connection to the output connection. Each propagation path requires predetermined number of clock cycles. The non-volatile synchronous memory includes circuitry to route both memory data and register data through the pipelined output buffer to maintain consistent latency for both types of data.
(FR)
L'invention concerne une mémoire flash synchrone comprenant un réseau de cellules de mémoire non volatiles. Le dispositif à mémoire présente une configuration de progiciel compatible avec une mémoire SDRAM. Le dispositif à mémoire comprend un tampon pipeline avec des trajets de propagation sélectionnables pour acheminer des données entre la connexion d'entrée et la connexion de sortie. Chaque trajet de propagation nécessite un nombre prédéterminé de cycles d'horloge. La mémoire synchrone non volatile comprend une circuiterie pour acheminer à la fois les données-mémoire et les données-registre à travers le registre de sortie pipeline, afin de maintenir un temps d'attente consistant pour les deux types de données.
Dernières données bibliographiques dont dispose le Bureau international