Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le samedi 31.10.2020 à 7:00 AM CET
Paramétrages

Paramétrages

Aller à Demande

1. WO2001073944 - CIRCUIT A ETAGE D'ENTREE BIPOLAIRE

Numéro de publication WO/2001/073944
Date de publication 04.10.2001
N° de la demande internationale PCT/SG2000/000044
Date du dépôt international 31.03.2000
CIB
H03F 3/45 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
FAMPLIFICATEURS
3Amplificateurs comportant comme éléments d'amplification uniquement des tubes à décharge ou uniquement des dispositifs à semi-conducteurs
45Amplificateurs différentiels
CPC
H03F 3/45071
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
FAMPLIFIERS
3Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
45Differential amplifiers
45071with semiconductor devices only
Déposants
  • STMICROELECTRONICS ASIA PACIFIC PTE LTD [SG]/[SG] (AllExceptUS)
  • LOH, Gee, Heng [SG]/[SG] (UsOnly)
  • CHUA, Loo, Kah [SG]/[SG] (UsOnly)
  • PADALA, Mallikarjuna, Rao [IN]/[SG] (UsOnly)
Inventeurs
  • LOH, Gee, Heng
  • CHUA, Loo, Kah
  • PADALA, Mallikarjuna, Rao
Mandataires
  • DONALDSON & BURKINSHAW
Données relatives à la priorité
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) BIPOLAR INPUT STAGE CIRCUIT
(FR) CIRCUIT A ETAGE D'ENTREE BIPOLAIRE
Abrégé
(EN)
There is provided a bipolar input stage base current reduction circuit for driving a current mirror circuit, including: a reference transistor of the current mirror circuit; an input stage transistor for biasing the reference transistor and having an external resistance associated with the base terminal of the input stage transistor, whereby an offset voltage is induced by base current passing through the external resistance; a further transistor having its collector terminal connected to the emitter terminal of the input stage transistor and its base terminal connected to the base terminal of the reference transistor, the further transistor having an emitter area larger than the emitter area of the reference transistor by a factor N for reducing the offset voltage by a factor N+1.
(FR)
L'invention concerne un circuit de réduction de courant de base à étage d'entrée bipolaire permettant de piloter un circuit à miroir de courant et comprenant: un transistor de référence d'un circuit à miroir de courant; un transistor à étage d'entrée destiné à la polarisation du transistor de référence et ayant une résistance externe associée au terminal de base du transistor à étage d'entrée, une tension de décalage étant induite par le courant de base traversant la résistance externe; un autre transistor dont le terminal collecteur est relié au terminal émetteur du transistor à étage d'entrée et dont le terminal de base est relié au terminal de base du transistor de référence, l'autre transistor ayant une zone émetteur plus grande que celle du transistor de référence d'un facteur N pour réduire la tension de décalage d'un facteur N+1.
Dernières données bibliographiques dont dispose le Bureau international