WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001022105) PROCEDE ET DISPOSITIF PERMETTANT DE TESTER L'INTEGRITE DIELECTRIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/022105    N° de la demande internationale :    PCT/US2000/025920
Date de publication : 29.03.2001 Date de dépôt international : 22.09.2000
CIB :
G01R 31/01 (2006.01), G01R 31/27 (2006.01), G01R 31/316 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1 NL-5621 BA Eindhoven (NL).
PHILIPS SEMICONDUCTORS, INC. [US/US]; 1000 West Maude Avenue Sunnyvale, CA 94086-2810 (US) (MC only)
Inventeurs : MILLER, Edward, E.; (US)
Mandataire : CRAWFORD, Robert, J.; Crawford PLLC Suite 390 1270 Northland Drive St. Paul, MN 55120 (US)
Données relatives à la priorité :
09/404,550 23.09.1999 US
Titre (EN) METHOD AND ARRANGEMENT FOR DIELECTRIC INTEGRITY TESTING
(FR) PROCEDE ET DISPOSITIF PERMETTANT DE TESTER L'INTEGRITE DIELECTRIQUE
Abrégé : front page image
(EN)A semiconductor testing process effectively determines the integrity of a large capacitive structure (CL, CR) buried within an integrated circuit. According to one example embodiment, a process of testing the oxide integrity of a circuit involves selecting a large gate oxide structure or structures that can be isolated from leakage paths. The dielectric integrity of the structure is tested by stressing the structure via voltage settings, comparable to a supply voltage, across its two terminals. The structure is connected to a current-sensitive node (218) in the integrated circuit across the two terminals. Other circuits connected to the current-sensitive node (218) are shut off so that the current-sensitive node (218) should be an island relative to other current paths. The leakage current at the current-sensitive node is then measured and compared with a reference level. From the measurements and comparison, a quality factor indicative of the dielectric integrity in the structure is determined.
(FR)L'invention concerne un procédé de test de semiconducteurs permettant de déterminer efficacement l'intégrité d'une grande structure capacitive (CL, CR) enchâssée dans un circuit intégré. Selon un mode de réalisation donné en exemple, le procédé permettant de tester l'intégrité d'un circuit consiste à sélectionner une ou plusieurs grandes structures d'oxyde de grille pouvant être isolées des lignes de fuite. Le test de l'intégrité diélectrique de la structure consiste à solliciter la structure via des réglages de tension, comparables à une tension d'alimentation, au niveau de ses deux bornes. La structure est connectée à un noeud (218) sensible au courant du circuit intégré, entre les deux bornes. Les autres circuits connectés au noeud (218) sensible au courant sont interrompus de manière que le noeud (218) sensible au courant constitue un îlot par rapport aux autres lignes de courant. On mesure alors le courant de fuite au niveau du noeud sensible au courant pour le comparer à un niveau de référence. Sur la base de ces mesures et de cette comparaison, on détermine un facteur de qualité indiquant l'intégrité diélectrique de la structure.
États désignés : CN, JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)