WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001020677) DISPOSITIF DE PROTECTION CONTRE LES DECHARGES ELECTROSTATIQUES POUR ENTREES ET SORTIES DE SIGNAUX AVEC TOLERANCE VIS-A-VIS DES SURTENSIONS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/020677    N° de la demande internationale :    PCT/DE2000/003251
Date de publication : 22.03.2001 Date de dépôt international : 15.09.2000
Demande présentée en vertu du Chapitre 2 :    27.03.2001    
CIB :
H01L 27/02 (2006.01)
Déposants : INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Strasse 53, 81669 München (DE) (Tous Sauf US).
GOSSNER, Harald [DE/DE]; (DE) (US Seulement)
Inventeurs : GOSSNER, Harald; (DE)
Mandataire : KOTTMANN, Dieter; Müller & Hoffmann, Innere Wiener Strasse 17, 81667 München (DE)
Données relatives à la priorité :
199 44 488.9 16.09.1999 DE
Titre (DE) ESD-SCHUTZANORDNUNG FÜR SIGNALEINGÄNGE UND -AUSGÄNGE MIT ÜBERSPANNUNGSTOLERANZ
(EN) ESD PROTECTIVE ARRANGEMENT FOR SIGNAL INPUTS AND OUTPUTS, SAID ARRANGEMENT HAVING AN OVERVOLTAGE TOLERANCE
(FR) DISPOSITIF DE PROTECTION CONTRE LES DECHARGES ELECTROSTATIQUES POUR ENTREES ET SORTIES DE SIGNAUX AVEC TOLERANCE VIS-A-VIS DES SURTENSIONS
Abrégé : front page image
(DE)Die Erfindung betrifft eine ESD-Schutzanordnung für Signaleingänge und -ausgänge mit Überspannungstoleranz bei insbesondere CMOS-Schaltungen, bei der ein als ESD-Schutzelement dienender NMOS-Transistor (8) zwischen einem I/O-Pad (9) und niedriger Versorgungsspannung (V¿ss?) liegt, an seinem Gate mit einer erhöhten Spannung beaufschlagt ist und eine hohe Schwellenspannung aufweist.
(EN)The invention relates to an ESD protective arrangement for signal inputs and outputs. The inventive arrangement is provided with an overvoltage tolerance, especially in CMOS circuits. An NMOS transistor (8) acting as the ESD protective element is situated between an I/O pad (9) and a low supply voltage (V¿ss?), is impinged upon with an increased voltage at the gate thereof and is provided with a high threshold voltage.
(FR)L'invention concerne un dispositif de protection contre les décharges électrostatiques pour entrées et sorties de signaux avec tolérance vis-à-vis des surtensions, monté en particulier dans des circuits CMOS, dispositif dans lequel un transistor NMOS (8), qui sert d'élément de protection contre les décharges électrostatiques, est monté entre une plage de connexion d'entrée/sortie (9) et une arrivée d'alimentation en tension basse (V¿ss?), est soumis, au niveau de sa grille, à une tension élevée et fonctionne avec une tension de seuil élevée.
États désignés : JP, KR, US.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)