WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001020610) ARCHITECTURE, PROCEDE(S) ET CIRCUIT PERMETTANT DE REALISER ET D'UTILISER DES MEMOIRES DE FAIBLE PUISSANCE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/020610    N° de la demande internationale :    PCT/US2000/025374
Date de publication : 22.03.2001 Date de dépôt international : 15.09.2000
Demande présentée en vertu du Chapitre 2 :    09.04.2001    
CIB :
G11C 8/12 (2006.01), G11C 8/14 (2006.01), G11C 8/18 (2006.01)
Déposants : CYPRESS SEMICONDUCTOR CORP. [US/US]; 3939 North First Street, Building 3, San Jose, CA 95134-1599 (US)
Inventeurs : FORD, Keith, A.; (US).
GRADINARIU, Iulian, C.; (US).
GEORGESCU, Bogdan, I.; (US).
MULHOLLAND, Sean, B.; (US).
SILVER, John, J.; (US).
ROSE, Danny, L.; (US)
Mandataire : MAIORANA, Christopher, P.; Christopher P. Maiorana P.C., 24025 Greater Mack, Suite 200, St. Clair Shores, MI 48080 (US)
Données relatives à la priorité :
09/398,735 17.09.1999 US
Titre (EN) ARCHITECTURE, METHOD(S) AND CIRCUITRY FOR LOW POWER MEMORIES
(FR) ARCHITECTURE, PROCEDE(S) ET CIRCUIT PERMETTANT DE REALISER ET D'UTILISER DES MEMOIRES DE FAIBLE PUISSANCE
Abrégé : front page image
(EN)A circuit comprising a first and second bitline, a plurality of groups of memory cells and a control circuit. The first and second bitlines may each be configured to read and write to one or more of the plurality of groups of memory cells. Each of the plurality of bitline pairs may be interdigitated. The control circuit may be configured to select an active group of said plurality of groups in response to one or more control signals. The control circuit may be implemented within the groups of memory cells.
(FR)Un circuit comprend des premier et deuxième canaux bits, une pluralité de groupes de cellules mémoire et un circuit de commande. Les premier et deuxième canaux bits peuvent chacun être configurés pour lire un ou plusieurs groupes de cellules mémoire ou pour écrire sur un ou plusieurs de ces derniers. Chacune des diverses paires de canaux bits peut être interdigitée. Le circuit de commande peut être configuré pour sélectionner un groupe actif parmi la pluralité de groupes en réponse à un ou plusieurs signaux de commande. Le circuit de commande peut être réalisé et utilisé dans les groupes de cellules mémoire.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)