WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001020465) CIRCUIT DE SYNCHRONISATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/020465    N° de la demande internationale :    PCT/TR2000/000050
Date de publication : 22.03.2001 Date de dépôt international : 18.09.2000
Demande présentée en vertu du Chapitre 2 :    13.04.2001    
CIB :
G06F 11/16 (2006.01)
Déposants : NETAS NORTHERN ELECTRIC TELECOMMUNICATION A.S. [TR/TR]; Alemdag Cad., Umraniye, 81244 Istanbul (TR) (Tous Sauf US).
AYDIN, Omer [TR/TR]; (TR) (US Seulement).
TANYELI, Atilla [TR/TR]; (TR) (US Seulement).
TOPCU, Ismail, Hakki [TR/TR]; (TR) (US Seulement).
KAYALAR, Ozgur [TR/TR]; (TR) (US Seulement)
Inventeurs : AYDIN, Omer; (TR).
TANYELI, Atilla; (TR).
TOPCU, Ismail, Hakki; (TR).
KAYALAR, Ozgur; (TR)
Mandataire : BURSA PATENT LTD. STI; Tophane Ortapazar Cad. No. 7, 16040 Bursa (TR)
Données relatives à la priorité :
99/02280 17.09.1999 TR
Titre (EN) SYNCHRONIZER CIRCUIT
(FR) CIRCUIT DE SYNCHRONISATION
Abrégé : front page image
(EN)This invention is related to an integrated circuit for the synchronous operation of two identical digital boards comprising microprocessors, wherein it allows each board to access to each other's memories (5), produces the necessary signals to start the synchronised operation of boards, allows the microprocessors (1) on both boards to have a synchronised operation on a command interpretation basis to provide synchronised operation, determines the probable incompatibilities by comparing the address and data buses (7, 8) of both microprocessors (1) during the synchronised operation, reports the incompatibility to both microprocessors (1) by a break signal, and allows the microprocessors (1) to read the address and data bus (7, 8) values of an incompatibility by writing the said values on an internal log.
(FR)L'invention concerne un circuit intégré destiné au fonctionnement synchrone de deux cartes numériques identiques comprenant des microprocesseurs. Ce circuit permet à chaque carte d'accéder aux mémoires (5) de l'autre carte, produit les signaux nécessaires à la mise en oeuvre du fonctionnement synchronisé des cartes, permet un fonctionnement synchronisé des microprocesseurs (1) pour chaque traduction de commande. Ce circuit détermine en outre les incompatibilités probables en comparant l'adresse et les bus (7, 8) de données des deux microprocesseurs (1) pendant le fonctionnement synchronisé, rapporte cette incompatibilité aux deux microprocesseurs (1) par un signal d'interruption, et permet aux microprocesseurs (1) de lire les valeurs d'adresse et des bus (7, 8) de données associées à une incompatibilité par l'inscription de ces valeurs dans un journal interne.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : INCONNU (**)