WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001017022) DISPOSITIF A SEMICONDUCTEUR COMPORTANT DES LIGNES BINAIRES ENFOUIES AMELIOREES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/017022    N° de la demande internationale :    PCT/US2000/023341
Date de publication : 08.03.2001 Date de dépôt international : 24.08.2000
Demande présentée en vertu du Chapitre 2 :    05.01.2001    
CIB :
H01L 21/8246 (2006.01), H01L 27/112 (2006.01)
Déposants : INFINEON TECHNOLOGIES NORTH AMERICA CORP. [US/US]; 1730 North First Street, San Jose, CA 95112-4508 (US)
Inventeurs : ZIMMERMANN, Ulrich; (US)
Mandataire : WHITMAN, Robert A.; Siemens Corporation, Intellectual Property Dept., 186 Wood Ave. South, Iselin, NJ 08830 (US).
WESTPHAL, MUSSGNUG & PARTNER; Waldstrasse 33, 78078 Villingen-Schwenningen (DE)
Données relatives à la priorité :
09/384,643 27.08.1999 US
Titre (EN) SEMICONDUCTOR DEVICE WITH BURIED BITLINES
(FR) DISPOSITIF A SEMICONDUCTEUR COMPORTANT DES LIGNES BINAIRES ENFOUIES AMELIOREES
Abrégé : front page image
(EN)A semiconductor device (100), in accordance with the present invention, includes a substrate (102) having trenches (104) formed therein. The trenches extend in a first direction, and the first direction is substantially parallel to a top surface of the substrate. Each trench includes a bottom portion (118), and the bottom portion has a bottom surface (122) transversely disposed relative to the top surface of the substrate. The bottom portion is formed in communication with the trench. An addressing line (128) is formed adjacent to the bottom surface such that an effective width of the addressing line is a distance along the bottom surface between side walls of the trench and the distance is greater than a width of the trench. A method for fabricating the semiconductor device with V-shaped notches is also disclosed.
(FR)La présente invention concerne un dispositif à semiconducteur (100) comprenant un substrat (102) dans lequel sont formées des tranchées (104). Ces tranchées s'étendent dans une première direction laquelle est sensiblement parallèle à une surface supérieure du substrat. Chaque tranchée comprend une partie inférieure (118) laquelle présente une surface inférieure (122) disposée transversalement par rapport à la surface supérieure du substrat. La partie inférieure communique avec la tranchée. Une ligne d'adressage (128) est formée à proximité de la surface inférieure, de sorte qu'une largeur effective de la ligne d'adressage soit à une distance le long de la surface inférieure entre les parois latérales de la tranchée, cette distance étant supérieure à la largeur de la tranchée. En outre, cette invention concerne un procédé de fabrication de dispositif à semiconducteur comportant des encoches en V.
États désignés : CN, JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)