WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001016999) NOUVELLE APPROCHE POUR MEMOIRE MORTE MULTINIVEAU PROGRAMMEE PAR MASQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/016999    N° de la demande internationale :    PCT/US2000/023503
Date de publication : 08.03.2001 Date de dépôt international : 25.08.2000
Demande présentée en vertu du Chapitre 2 :    15.02.2001    
CIB :
G11C 11/56 (2006.01)
Déposants : MACRONIX AMERICA, INC. [US/US]; 491 Fairview Way, Milpitas, CA 95035-3024 (US)
Inventeurs : LU, Tao, Cheng; (TW).
TSAI, Wen-Jer; (TW).
CHANG, Yao, Wen; (TW).
WANG, Mam, Tsung; (TW)
Mandataire : SIGALE, Jordan, A.; Sonnenschein Nath & Rosenthal, 8000 Sears Tower, 233 S. Wacker Drive, Chicago, IL 60606 (US)
Données relatives à la priorité :
09/384,479 27.08.1999 US
Titre (EN) NEW APPROACH FOR MULTILEVEL MROM
(FR) NOUVELLE APPROCHE POUR MEMOIRE MORTE MULTINIVEAU PROGRAMMEE PAR MASQUE
Abrégé : front page image
(EN)A method of providing a multilevel programmed Mask ROM that begins by fabricating an unprogrammed mask ROM. The transistors in the mask ROM array are programmed with one of a plurality of threshold voltages using low concentration ion implantation. The method minimizes the leakage current during reading of the array from at least the transistors programmed with a first level threshold voltage. Minimization of leakage current includes biasing at least the first level threshold voltage programmed transistors by applying a negative voltage to the gates of those transistors, implanting at least standard ion implantation dosages in regions surrounding the first level threshold voltage programmed transistors, or by selecting an inhibiting source voltage that substantially eliminates leakage current from at least the first level threshold voltage programmed transistors and then reading the array by applying the inhibiting source voltage to the sources and the inhibiting source voltage plus approximately 1.2V to the drains of the transistors.
(FR)L'invention concerne un procédé de fabrication de mémoire ROM multiniveau programmée par masque, permettant d'obtenir un rendement de fabrication sensiblement élevé. Ce procédé consiste d'abord à fabriquer une mémoire ROM non programmée par masque. Chacun des transistors d'un ensemble de cellules de mémoire ROM programmée par masque est ensuite programmé à l'aide de l'une des tensions de seuil, et utilise une implantation ionique à faible concentration. Du fait de l'implantation ionique à faible concentration, ledit procédé permet de réduire le courant de fuite pendant la lecture de la mémoire à partir des transistors programmés au moyen d'un premier niveau de tension de seuil. La réduction du courant de fuite permet de polariser les transistors programmés au moyen d'un premier niveau de tension de seuil de façon à atténuer le courant de fuite, ce qui peut être réalisé par application d'une tension négative aux grilles de ces transistors. Cette réduction permet également (ou alternativement) d'implanter au moins des dosages d'implantation ionique standard dans des régions entourant les transistors programmés au moyen d'un premier niveau de tension de seuil. Selon un autre mode de réalisation, la réduction désirée du courant de fuite résultant permet de sélectionner une tension source d'atténuation qui élimine sensiblement le courant de fuite des transistors programmés par un premier niveau de tension de seuil, puis de lire la mémoire par application de la tension source d'atténuation aux sources, et de la tension source d'atténuation plus approximativement 1,2 volt aux drains des transistors.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)