WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001016811) MESURE DE CAPACITES ENTRE CONDUCTEURS DANS UN CIRCUIT INTEGRE A PLUSIEURS NIVEAUX
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/016811    N° de la demande internationale :    PCT/FR2000/002402
Date de publication : 08.03.2001 Date de dépôt international : 30.08.2000
Demande présentée en vertu du Chapitre 2 :    21.03.2001    
CIB :
G01R 27/26 (2006.01), G06F 17/50 (2006.01)
Déposants : COMMISSARIAT A L'ENERGIE ATOMIQUE [FR/FR]; 31-33, rue de la Fédération, F-75752 Paris 15ème (FR) (Tous Sauf US).
PUTOT, Sylvie [FR/FR]; (FR) (US Seulement).
CHARLET, François [FR/FR]; (FR) (US Seulement)
Inventeurs : PUTOT, Sylvie; (FR).
CHARLET, François; (FR)
Mandataire : WEBER, Etienne; Brevatome, 3, rue du Docteur Lancereaux, F-75008 Paris (FR)
Données relatives à la priorité :
99/10941 31.08.1999 FR
Titre (EN) CAPACITANCE MEASUREMENT BETWEEN CONDUCTORS IN A MULTILEVEL INTEGRATED CIRCUIT
(FR) MESURE DE CAPACITES ENTRE CONDUCTEURS DANS UN CIRCUIT INTEGRE A PLUSIEURS NIVEAUX
Abrégé : front page image
(EN)The invention concerns a method based on a model with two independent mesh generations of an integrated circuit ($g(V)): the surfaces ($g(g)) of the conductors (1) are divided into surface elements whereon electrical charges are determined, and the entire volume of the circuit is divided into uniform volume elements deemed to be homogeneous dielectrics whereon the potential is determined. Thus, stray capacitances can be easily measured in the interconnections, without having to store a large amount of data concerning shapes or parameters of the elements, which are uniform in this case, thereby substantially accelerating processing by reducing storage occupancy.
(FR)Le procédé de cette invention est fondé sur un modèle à deux maillages différents du circuit intégré ($g(V)): les surfaces ($g(g)) des conducteurs (1) sont divisées en éléments surfaciques sur lesquels on détermine les charges électriques, et le volume entier du circuit est divisé en éléments volumiques réguliers supposés diélectriques homogènes sur lesquels on détermine le potentiel. On peut ainsi mesurer facilement les capacités parasites dans les interconnexions, sans avoir à mémoriser une grande quantité d'informations de formes ou de paramètres des éléments, qui sont réguliers ici, ce qui accélère sensiblement le temps de traitement en réduisant la place occupée en mémoire.
États désignés : US.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : français (FR)
Langue de dépôt : français (FR)