WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001016722) INSTRUCTION DE BRANCHEMENT POUR PROCESSEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/016722    N° de la demande internationale :    PCT/US2000/023994
Date de publication : 08.03.2001 Date de dépôt international : 31.08.2000
Demande présentée en vertu du Chapitre 2 :    08.03.2001    
CIB :
G06F 9/30 (2006.01), G06F 9/312 (2006.01), G06F 9/315 (2006.01), G06F 9/32 (2006.01), G06F 9/38 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, CA 95052 (US) (Tous Sauf US).
WOLRICH, Gilbert [US/US]; (US) (US Seulement).
ADILETTA, Matthew, J. [US/US]; (US) (US Seulement).
WHEELER, William [US/US]; (US) (US Seulement).
BERNSTEIN, Debra [US/US]; (US) (US Seulement).
HOOPER, Donald [US/US]; (US) (US Seulement)
Inventeurs : WOLRICH, Gilbert; (US).
ADILETTA, Matthew, J.; (US).
WHEELER, William; (US).
BERNSTEIN, Debra; (US).
HOOPER, Donald; (US)
Mandataire : MALONEY, Denis, G.; Fish & Richardson P.C., 225 Franklin Street, Boston, MA 02110-2804 (US)
Données relatives à la priorité :
60/151,961 01.09.1999 US
Titre (EN) BRANCH INSTRUCTION FOR PROCESSOR
(FR) INSTRUCTION DE BRANCHEMENT POUR PROCESSEUR
Abrégé : front page image
(EN)A processor such as a parallel hardware-based multithreaded processor (12) is described. The processor (12) can execute a computer instruction that is a branch instruction that causes an instruction sequence in the processor to branch on any specified bit of a register (80, 78, 76b) being set or cleared and which specifies which bit of the specified register to use as a branch control bit.
(FR)L'invention concerne un processeur tel qu'un processeur de multiprocessus parallèle (12). Le processeur (12) peut exécuter une instruction informatique qui est une instruction de branchement entraînant une séquence d'instruction dans le processeur afin de brancher tout bit spécifié d'un registre (80, 78, 76b) en cours d'établissement ou d'effacement et qui spécifie quel bit dudit registre utiliser en tant que bit de commande de branchement.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)