WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001015229) TRAVERSEE MULTICOUCHE POURVUE D'UNE PLAGE DE CONNEXION DE CONCEPTION PARTICULIERE POUR STRUCTURES DE SEMI-CONDUCTEUR INTEGREES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/015229    N° de la demande internationale :    PCT/DE2000/002864
Date de publication : 01.03.2001 Date de dépôt international : 23.08.2000
Demande présentée en vertu du Chapitre 2 :    14.03.2001    
CIB :
H01L 23/522 (2006.01), H01L 23/528 (2006.01)
Déposants : INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Strasse 53, D-81541 München (DE) (Tous Sauf US).
BAUCH, Lothar [DE/DE]; (DE) (US Seulement).
ZELL, Thomas [DE/DE]; (DE) (US Seulement).
LEHR, Matthias, Uwe [DE/DE]; (DE) (US Seulement).
KIESLICH, Albrecht [DE/DE]; (DE) (US Seulement)
Inventeurs : BAUCH, Lothar; (DE).
ZELL, Thomas; (DE).
LEHR, Matthias, Uwe; (DE).
KIESLICH, Albrecht; (DE)
Mandataire : EPPING HERMANN & FISCHER GBR; Postfach 12 10 26, D-80034 München (DE)
Données relatives à la priorité :
199 39 852.6 23.08.1999 DE
Titre (DE) STACKED VIA MIT BESONDERS AUSGEBILDETEM LANDING PAD FÜR INTEGRIERTE HALBLEITERSTRUKTUREN
(EN) STACKED VIA WITH ESPECIALLY DESIGNED LANDING PAD FOR INTEGRATED SEMICONDUCTOR STRUCTURES
(FR) TRAVERSEE MULTICOUCHE POURVUE D'UNE PLAGE DE CONNEXION DE CONCEPTION PARTICULIERE POUR STRUCTURES DE SEMI-CONDUCTEUR INTEGREES
Abrégé : front page image
(DE)Bei der Herstellung von Stacked Vias werden zur Kontaktierung zwischen übereinander angeordneten Vias als Landing Pads bezeichnete Metallinseln eingebracht, die aufgrund des Line shortening-Effekts seitlich wesentlich über die Vias hinausragen. Erfindungsgemäß werden in übereinanderliegenden Schichten angeordnete Vias gegeneinander lateral versetzt. Das erfindungsgemäße Landing Pad wird im wesentlichen als zwischen den Vias verlaufende Leitbahn gestaltet. An den Enden der Leitbahn vorgesehene Kontaktflächen müssen aufgrund des für längere Bahnen unkritischeren Line Shortening-Effekts nicht so groß gewählt werden wie die quadratischen Kontaktflächen herkömmlicher Metallinseln und lassen sich daher platzsparender auf einen zu miniaturisierenden Schaltungslayout unterbringen; der Shrinkfaktor einer solchen Halbleiterstruktur erhöht sich.
(EN)Stacked vias are produced by introducing metal islands that are referred to as landing pads in order to establish a contact between superimposed stacks. Due to the line shortening effect, said landing pads substantially project laterally over the vias. According to the invention, vias that are located in superimposed layers are off-set laterally. The inventive landing pad is substantially configured as a track that extends between the vias. The contact surfaces provided at the end of the track can be chosen smaller than the square contact surfaces of conventional metal islands since the line shortening effect is less critical for longer tracks. The inventive structures save space and can be more easily accommodated in a circuit layout to be miniaturized, thereby resulting in an increased shrink factor of the semiconductor structure.
(FR)Lors de la réalisation de traversées multicouches, des îlots métalliques appelés plages de connexion sont placés entre des traversées superposées, ces îlots faisant saillie latéralement, sensiblement au-dessus des traversées. Selon l'invention, les traversées disposées dans des couches superposées sont décalées latéralement l'une par rapport à l'autre. La plage de connexion selon l'invention est sensiblement conçue comme une piste conductrice s'étendant entre les traversées. Des surfaces de contact situées aux extrémités de la piste conductrice ne doivent pas, en raison de l'effet de raccourcissement de ligne qui est encore moins critique pour les pistes plus longues, être aussi grandes que les surfaces de contact carrées d'îlots métalliques classiques et peuvent donc être disposées avec un gain de place selon un agencement de circuit à miniaturiser. Le facteur d'échelle d'une telle structure de semi-conducteur est augmenté.
États désignés : CN, JP, KR, US.
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)