WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001013431) DISPOSITIFS POUR FORMER DES SOUDURES DE FILS RELIANT UN CIRCUIT SUR SUBSTRAT A UNE PUCE DE SEMI-CONDUCTEUR, ET PROCEDES DE FORMATION D'ENSEMBLES PUCES DE SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/013431    N° de la demande internationale :    PCT/US2000/040680
Date de publication : 22.02.2001 Date de dépôt international : 18.08.2000
Demande présentée en vertu du Chapitre 2 :    13.03.2001    
CIB :
H01L 21/60 (2006.01), H01L 23/498 (2006.01)
Déposants : MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way Boise, ID 83707 (US)
Inventeurs : BETTINGER, Michael; (US).
ELLIS, Ronald, W.; (US).
REYNOLDS, Tracy; (US)
Mandataire : ARTERBERRY, Steve; Dorsey & Whitney LLP, Suite 3400, 1420 Fifth Avenue, Seattle, WA 98101 (US)
Données relatives à la priorité :
09/385,766 19.08.1999 US
Titre (EN) APPARATUSES FOR FORMING WIRE BONDS FROM CIRCUITRY ON A SUBSTRATE TO A SEMICONDUCTOR CHIP, AND METHODS OF FORMING SEMICONDUCTOR CHIP ASSEMBLIES
(FR) DISPOSITIFS POUR FORMER DES SOUDURES DE FILS RELIANT UN CIRCUIT SUR SUBSTRAT A UNE PUCE DE SEMI-CONDUCTEUR, ET PROCEDES DE FORMATION D'ENSEMBLES PUCES DE SEMI-CONDUCTEUR
Abrégé : front page image
(EN)The invention encompasses a method of forming a semiconductor chip assembly. A substrate (12) has a pair of opposing surfaces (12, 13) and circuitry (16) formed on one of the opposing surfaces. A semiconductor chip (14) is joined to the substrate. A plurality of wires (28) join to the circuitry and extend over bonding pads (25) formed on the semiconductor chip. The wires are pressed down to about the bonding of the semiconductor chip with a tool (106). The tool is lifted from the wires, and the wires are adhered to the bonding pads of the semiconductor chip. The invention also encompasses an apparatus which comprises a support (102) for supporting the substrate (12) and the semiconductor chip (14), a pressing tool (106) movably mounted relative to the substrate, and which has deflecting surface (120) configured to press the wires into a slit (18) of the substrate when the pressing tool is moved toward the substrate. The deflecting surface is substantially planar, and has a sufficient length to extend within a predominate portion of the slit.
(FR)L'invention concerne un procédé de formation d'ensemble puce de semi-conducteur. Un substrat (12) présente deux surfaces (12, 13) opposées et un circuit (16) formé sur l'une des surfaces opposées. Une puce (14) de semi-conducteur est reliée au substrat. Plusieurs fils (28) reliés au circuit s'étendent sur les régions de soudure (25) formées sur la puce de semi-conducteur. Les fils sont appliqués par pression autour des régions de soudure de la puce de semi-conducteur au moyen d'un outil (106). L'outil est dégagé des fils, et les fils sont collés aux régions de soudure de la puce de semi-conducteur. L'invention concerne aussi un dispositif comportant un support (102) pour soutenir le substrat (12) et la puce de semi-conducteur (14), un outil (106) de pressage monté amovible par rapport au substrat et qui présente une surface (120) déflectrice conçue pour presser les fils dans une fente (18) du substrat quand l'outil de pressage est déplacé en direction du substrat. La surface déflectrice est sensiblement plane, et présente une longueur suffisante pour s'étendre dans une majeure partie de la fente.
États désignés : AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)