WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001013425) FABRICATION DE STRUCTURES ISOLANTES POUR CI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/013425    N° de la demande internationale :    PCT/US2000/022698
Date de publication : 22.02.2001 Date de dépôt international : 18.08.2000
CIB :
H01L 21/762 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL).
PHILIPS SEMICONDUCTORS, INC. [US/US]; 1251 Avenue of the Americas, New York, NY 10020 (US) (MC only)
Inventeurs : LAPARRA, Olivier; (US).
SOLIS, Ramiro; (US).
BRUGGE, Hunter; (US).
LOVE, Michela, S.; (US).
MOSLEHI, Bijan; (US).
WELING, Milind; (US)
Mandataire : PAYNTER, L., Scott; Woodard, Emhardt, Naughton, Moriarty & McNett, Bank One Center/Tower, Suite 3700, 111 Monument Circle, Indianapolis, IN 46204 (US)
Données relatives à la priorité :
09/377,043 18.08.1999 US
Titre (EN) MANUFACTURE OF AN INTEGRATED CIRCUIT ISOLATION STRUCTURE
(FR) FABRICATION DE STRUCTURES ISOLANTES POUR CI
Abrégé : front page image
(EN)Disclosed are techniques to provide an integrated circuit, including the provision of improved integrated circuit isolation structures. The techniques include forming a number of trenches in an integrated circuit substrate to define a number of substrate regions that are to be electrically isolated from one another. A dielectric material is deposited in the trenches by exposure to a high density plasma having a first deposition-to-etch ratio. The high density plasma is adjusted to a second deposition-to-etch ratio greater than the first ratio to accumulate the dielectric material on the substrate after at least partially filling the trenches. A portion of the dielectric material is removed to planarize the workpiece. A number of components, such as insulated gate field effect transistors, may be subsequently formed in the substrate regions between the trenches.
(FR)L'invention porte sur des techniques de fabrication de circuits intégrés y compris celles de structures améliorées d'isolation. Ces techniques consistent à former dans le substrat d'un circuit intégré plusieurs tranchées délimitant plusieurs zones du substrat devant être isolées électriquement les unes des autres. On dépose ensuite dans les tranchées un matériau diélectrique en les exposant à un plasma de forte densité présentant un premier rapport dépôt/décapage, puis on règle le plasma de forte densité pour obtenir un deuxième rapport dépôt/décapage supérieur au premier, de manière à accumuler le matériau diélectrique sur le substrat après avoir rempli au moins partiellement les tranchées, puis on élimine une partie du matériau diélectrique pour aplanir les pièces. On peut alors former dans les zones du substrat comprises entre les tranchées différents composants tels que des transistors à effet de champ à grille isolée.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)