WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001011668) PROCEDE DE FABRICATION D'UN DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/011668    N° de la demande internationale :    PCT/JP2000/005107
Date de publication : 15.02.2001 Date de dépôt international : 28.07.2000
Demande présentée en vertu du Chapitre 2 :    21.09.2000    
CIB :
H01L 21/225 (2006.01), H01L 21/8238 (2006.01), H01L 27/092 (2006.01)
Déposants : HITACHI, LTD. [JP/JP]; 6, Kanda Surugadai 4-chome, Chiyoda-ku, Tokyo 101-8010 (JP) (Tous Sauf US).
UCHINO, Takashi [JP/JP]; (JP) (US Seulement).
MIYAUCHI, Akihiro [JP/JP]; (JP) (US Seulement).
SHIBA, Takeo [JP/JP]; (JP) (US Seulement)
Inventeurs : UCHINO, Takashi; (JP).
MIYAUCHI, Akihiro; (JP).
SHIBA, Takeo; (JP)
Mandataire : SAKUTA, Yasuo; Hitachi, Ltd., 5-1, Marunouchi 1-chome, Chiyoda-ku, Tokyo 100-8220 (JP)
Données relatives à la priorité :
11/223431 06.08.1999 JP
Titre (EN) METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE
(FR) PROCEDE DE FABRICATION D'UN DISPOSITIF SEMI-CONDUCTEUR
Abrégé : front page image
(EN)A MOS transistor is manufactured. A eutectic semiconductor layer (4) of silicon and germanium is formed on a semiconductor substrate (10). The eutectic semiconductor layer (4) of silicon and germanium is doped at an impurity concentration greater than 1020/cm3 by ion implantation. The doped eutectic semiconductor layer is heat-treated to form a diffused layer (5) having a low resistance and a shallow junction by solid-phase diffusion from the eutectic semiconductor layer (4). The doped eutectic semiconductor layer (4) of silicon and germanium is then removed using an etching solution to form source and drain regions.
(FR)L'invention porte sur la fabrication d'un transistor MOS consistant à former une couche eutectique semi-conductrice (4) de silicium et de germanium sur un substrat semi-conducteur (10). La susdite couche (4) est d'abord dopée à une concentration en impuretés supérieure à 1020/cm3 par implantation d'ions, puis traitée thermiquement pour former une couche diffusée (5) de faible résistance et une jonction peu profonde par diffusion en phase solide à partir de la couche eutectique semi-conductrice (4). On élimine ensuite la couche eutectique semi-conductrice (4) dopée à l'aide d'une solution de décapage pour former les régions source et drain.
États désignés : CN, KR, US.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)