WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001011631) TECHNIQUE DE PORTE PROGRESSIVE POUR PROGRAMMATION SOUPLE PERMETTANT DE REDUIRE LA REPARTITION V¿T?
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2001/011631 N° de la demande internationale : PCT/US2000/019349
Date de publication : 15.02.2001 Date de dépôt international : 14.07.2000
Demande présentée en vertu du Chapitre 2 : 07.03.2001
CIB :
G11C 16/04 (2006.01) ,G11C 16/34 (2006.01)
Déposants : ADVANCED MICRO DEVICES, INC.[US/US]; One AMD Place Mail Stop 68 P.O. Box 3453 Sunnyvale, CA 94088-3453, US
Inventeurs : HADDAD, Sameer, S.; US
WANG, Janet, S.; US
Mandataire : RODDY, Richard, J.; Advanced Micro Devices, Inc. One AMD Place Mail Stop 68 P.O. Box 3453 Sunnyvale, CA 94088-3453, US
BROOKES BATCHELLOR; 102-108 Clerkenwell Road London EC1M 5SA, GB
Données relatives à la priorité :
09/370,38009.08.1999US
Titre (EN) RAMPED GATE TECHNIQUE FOR SOFT PROGRAMMING TO TIGHTEN THE VT DISTRIBUTION
(FR) TECHNIQUE DE PORTE PROGRESSIVE POUR PROGRAMMATION SOUPLE PERMETTANT DE REDUIRE LA REPARTITION VT
Abrégé : front page image
(EN) A method to tighten the threshold voltage distribution curve in a memory device composed of multiple memory cells organized in rows and columns by soft programming each memory cell. Soft programming voltages that utilize the hot-carrier mechanism are selected and are applied sequentially to memory cells in wordlines. The soft programming voltages include a ramped voltage VGS of < 3 volts, a VDS of < 5 volts and a Vsub of < 0 volts. The soft programming voltages are applied for a time period of < 10 microseconds. The VT distribution is reduced to a maximum width of < 2 volts. The soft programming is applied to the memory cells after the memory cells have been verified as having been erased and a having been overerase corrected.
(FR) L'invention concerne un procédé permettant de resserrer la courbe de répartition de la tension seuil dans un dispositif de mémoire composé de plusieurs cellules mémoire organisées en lignes et en colonnes, par programmation souple de chaque cellule mémoire. Les tensions de programmation souple utilisant le mécanisme de porteurs chauds sont sélectionnées et appliquées de manière séquentielle aux cellules mémoire en canaux mot. Les tensions de programmation souple comprennent une tension progressive VGS inférieure à 3 volts, une tension VDS inférieure à 5 volts, et une tension Vsub inférieure à 0 volts. Les tensions de programmation souple sont réduite à une amplitude maximum inférieure à 2 volts. La programmation souple est appliquée aux cellules mémoire après que celles-ci ont été vérifiées, c'est-à-dire après qu'elles ont été effacées et corrigées par sureffacement.
États désignés : CN, JP, KR, SG
Office européen des brevets (OEB (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)